

Introduzione (prima lezione)

Segnale: qualunque grandezza fisica variabile nel tempo che sia, per natura o convenzione, portatrice di informazione. Noi vogliamo elaborare un segnale, ovvero ottenere l'informazione al suo interno per trasmetterla, renderla disponibile. L'elettronica è la disciplina che si occupa di acquisire ed elaborare e trasmettere le informazioni delle grandezze fisiche.

► Chiamiamo Elettronica la disciplina che si occupa di

- acquisire
- elaborare (trasformare in modo opportuno)
- trasmettere

l'informazione veicolata da segnali elettrici quali tensioni, correnti, cariche, potenze

► I segnali elettrici sono di solito originati da segnali di altra natura e sono destinati, una volta elaborati, a produrre segnali di natura ancora diversa

► Gli apparati che trasformano la natura fisica di un segnale sono detti **trasduttori**

- **sensori:** dispositivi in grado di rilevare una grandezza, interagendo con essa, ricevendone energia e modificando il proprio stato (variando una sua proprietà)
- **attuatori:** dispositivi che trasformano l'energia associata al segnale di controllo in una azione fisica

Mentre i sensori elaborano la grandezza magari modificandola, gli attuatori generano un'azione fisica che avrà il comportamento descritto dal contenuto informativo del segnale


► Per implementare le funzioni proprie dell'elettronica ed elaborare l'informazione contenuta in un segnale si usano i **sistemi elettronici**

- **analogici:** trattano i segnali nella forma di **variabili fisiche** (V, I, Q) che sono funzioni continue del tempo
⇒ Elevata precisione (minima distorsione)
- **digitali:** il legame fra le variabili e il mondo fisico è indiretto e rappresentato da una **sequenza di numeri**
⇒ Massima velocità e minimo errore
- **potenza:** controllano e convertono l'energia elettrica
⇒ Rendimento

DIGITALE
sequenza di numeri / ANALOGICO
funzione continua del tempo

► Per i vari sistemi sono molto diverse le tipologie di prestazione richieste e quindi sono diversi i vincoli e gli obiettivi di progetto

Se tutti i valori che si registrano sono significativi, il sistema è analogico. È difficile da implementare perché richiede un alto grado di precisione. Il digitale invece è più facile da progettare.



La differenza nel caso digitale si riscontra nella presenza di due convertitori (che non faremo). L'analogico nonostante non sia comodo, è fondamentale perché senza quest'ultimo non è possibile utilizzare il digitale, inoltre ci sono delle applicazioni che non si possono fare in digitale (come quelle ad alta frequenza). Il segnale analogico soffre di effetti che tendono a distruggere l'informazione (come il rumore).

↙ Criticità dei sistemi analogici (nella banda di interesse non devo avere questi problemi)

I principali fattori di degrado dell'informazione veicolata dal segnale analogico sono

- ▶ presenza di rumore nei dispositivi elettronici
- ▶ distorsione di non-linearità dovuta alle caratteristiche dei dispositivi
- ▶ distorsione prodotta dai circuiti analogici quando la funzione di risposta armonica

$$H(\omega) = |H(\omega)|e^{j\varphi(\omega)}$$

non soddisfa le condizioni di Heaviside

- ▶ $|H(\omega)| = \text{cost}$
- ▶ $\varphi(\omega)$ lineare
- ▶ Presenza di fenomeni legati alla realizzazione fisica dei dispositivi in IC (*mismatch*) Non riesco a realizzare circuiti identici, al massimo circuiti che non risentono della diversità
- ▶ Accoppiamenti fra le piste (rumore di intermodulazione)

▶ Oltre al segnale utile sono quindi presenti anche contributi indesiderati

▶ Quando si misura una grandezza elettrica in un punto del circuito si osserva infatti che essa fluttua intorno al valore atteso:

$$y(t, x) = s(t) + d(t) + n(t) + m(x)$$

- ▶ $s(t)$ valore atteso del segnale
- ▶ $d(t)$ disturbo
- ▶ $n(t)$ rumore
- ▶ $m(x)$ *mismatch* dei componenti


Che differenza c'è tra un disturbo e un rumore? Il disturbo è un'interferenza di cui io conosco l'origine e posso eliminare. Il rumore invece io so da dove viene ma non è eliminabile (tendenzialmente però è piccolo). Il disturbo devo eliminarlo, il rumore devo controllarlo.

SOLUZIONE = CIRCUITO DIGITALE

Vediamo adesso che la soluzione che adotteremo sarà quella di utilizzare circuiti digitali (che non hanno tutti quei problemi). La cosa che rende il digitale migliore in termini di interferenze è che non mi interessa che tipo di forma abbia, dal momento che considereremo solo determinati valori

- ▶ Per compiere numerose elaborazioni si impiegano circuiti semplici che siano immuni rispetto ai disturbi visti
- ▶ In questo approccio non interessa la forma del segnale ma la sua appartenenza o meno ad una certa fascia di valori
- ▶ Nel caso binario si considerano livelli alti (**1**) e bassi (**0**)
- ▶ La grandezza elettrica che rappresenta l'informazione (di solito la tensione) deve essere compresa all'interno di una delle fasce

I livelli che introduco devono essere ben separati per avere una maggiore certezza del range in cui inserire il valore ottenuto



La grandezza assumerà due valori diversi (1 o 0) in base al range di valore in cui si trova. Cosa succede se facendo la misura la grandezza cade dentro la zona grigia? In quel caso la misura non ha significato, è nella zona proibita (potrebbe essere un 1 disturbato come anche uno 0 disturbato) dal momento che non ho una conoscenza certa

Le due zone le definisco in modo arbitrario

Fra i vantaggi dell'uso di segnali digitali si hanno

- ▶ la scomparsa dei problemi legati alla non-linearità e alla distorsione Consideriamo solo due valori (alto o basso), quello che succede nel mezzo non ha significato
- ▶ la garanzia di appartenenza del segnale ad una delle fasce permette di ignorare anche il rumore di intermodulazione

Qualunque distorsione o rumore non è fastidiosa se consideriamo la grandezza dentro una delle due fasce

Essendo il segnale analogico, ricordiamo che dalla regione intermedia io dovrò passarci. Dobbiamo passarci nel più breve tempo possibile, e quindi commuteranno da uno stato all'altro nel più breve tempo possibile

Discutiamo adesso degli intervalli di valori che caratterizzano il digitale, ovvero 1,0 e la zona intermedia
(RAPPRESENTAZIONE BINARIA)

- ▶ Ciascun simbolo viene associato ad un intervallo di valori di tensione
- ▶ I due intervalli sono separati da un intervallo proibito di valori che non dovrebbe mai essere raggiunto
- ▶ La presenza di rumore altera il dato solo nel caso in cui la sua intensità sia tale da causare il salto da un intervallo all'altro

Io sono tranquillo quanto riguarda i disturbi fintanto che non capiti un'interferenza così intensa che mi faccia passare da una fascia all'altra. Ciò deve essere evitato per non avere una mal interpretazione del valore del segnale. La rappresentazione binaria è un'astrazione che nasconde i dettagli fisici che non sono di interesse. Il segnale è comunque analogico, non esiste solo ad intervalli separati.

- ▶ **Versatilità** (ricongfigurabilità per applicazioni anche molto diverse fra loro) Possibilità di fare più attività con lo stesso dispositivo
- ▶ **Programmabilità** (facilità e mantenimento per il tempo necessario) L'analogico è da riprogettare, il digitale basta cambiare un componente
- ▶ **Precisione e accuratezza** (minore effetto del rumore perché non interessa il valore esatto della grandezza fisica)
- ▶ **Integrabilità** (rispetto ai circuiti analogici, i digitali si prestano meglio ad essere realizzati in forma integrata)

Rappresentano uno svantaggio

- ▶ la perdita di contenuto informativo rispetto al caso analogico (il modo reale è essenzialmente analogico)
- ▶ il fatto che i segnali di I/O sono quasi sempre analogici e operazioni su segnali di piccola ampiezza o frequenza molto elevata richiedono un approccio analogico SE IL SEGNALE È TROPPO PICCOLO, NON POSSIAMO IGNORARE CON I RAMP I CURVATURE DELL'ORAMP.

Perdo informazione sia perché non rilevo più le differenze, sia perché il segnale digitale deve passare per un convertitore di tipo A/D e D/A. Essendo che tutta la variazione di grandezza porta informazione, dal momento che ne prendo solo dei pezzi, il resto lo butto via (di conseguenza perdendola).


- ▶ La rappresentazione binaria è una astrazione logica che nasconde i dettagli fisici (il segnale è comunque una tensione analogica)
- ▶ L'uso di due soli simboli semplifica la realizzazione dei circuiti perché il rumore ne influenza molto meno il comportamento
- ▶ Le operazioni logiche seguono le regole dell'algebra di Boole

- ▶ **Costo** (non è proporzionale al numero di componenti nel chip: un elevato grado di integrazione e volumi di produzione abbassano i costi) **Vantaggi dei circuiti digitali**
- ▶ **Semplicità di progettazione** (nei circuiti di commutazione non sono determinanti i valori esatti della grandezza fisica che veicola il segnale ma solo quelli logici)
- ▶ **Velocità**

Si realizzano in maniera integrata molto facilmente, gli analogici occupano più spazio e sono più complicati. Questo vuol dire che posso fare circuiti digitali in maniera facile e soprattutto a basso costo. Il costo infatti non è proporzionato al numero di componenti.

Introduciamo il concetto di **FAMIGLIA LOGICA**

- ▶ **Famiglia logica:** particolare modalità di implementazione hardware con cui sono realizzati i componenti digitali
- ▶ Ogni famiglia è caratterizzata da una particolare funzione fondamentale che rappresenta la *porta base* della famiglia
- ▶ La porta base è l'operatore logico che costituisce l'elemento strutturale di base per tutti gli altri della famiglia
- ▶ L'appartenenza ad una famiglia logica comporta che
 1. tutti gli elementi della stessa famiglia sono tra loro compatibili cioè sono direttamente collegabili fra loro
 2. due elementi di famiglie diverse non sono in genere collegabili fra loro a causa dei diversi livelli di segnale e alimentazione
- ▶ Le famiglie logiche comprendono al loro interno sottofamiglie con caratteristiche particolari che ottimizzano parametri specifici
- ▶ La tecnologia CMOS è attualmente la più economica e diffusa (realizza la quasi totalità dei progetti digitali e gran parte di quelli analogici)
- ▶ La crescente richiesta di SoC (System-on-Chip) obbliga a implementare anche la parte analogica nella tecnologia scelta per la parte digitale (che è praticamente sempre CMOS)
- ▶ Esistono comunque applicazioni di nicchia (ma importanti) in cui le parti analogiche sono implementate con BJT (parte radio di sistemi wireless) o anche in tecnologia Si-Ge
- ▶ Anche se l'idea di base risale al 1925, dalla fine degli anni 60 il **transistore MOS** rappresenta il dispositivo più importante
- ▶ Con la sua **incredibile capacità di scalare** (diminuire di dimensione) **ha permesso la miniaturizzazione dei CI e l'esplosione del mercato elettronico**




La scelta della famiglia logica si basa su considerazioni quali

1. flessibilità della logica
2. velocità di funzionamento
3. disponibilità di funzioni complesse
4. immunità al rumore
5. intervallo di temperatura di funzionamento
6. dissipazione di potenza
7. costo


Noi vedremo solo il caso CMOS, in particolare quello complementare (transistori p ed n). Vedremo poi un cenno di tutte le altre sottofamiglie CMOS

Perché trattiamo la tecnologia CMOS?

Introduciamo ora le **PROPRIETÀ** dei circuiti logici



- ▶ Ogni funzione logica può essere sintetizzata impiegando **NAND e NOR**
- ▶ La realizzazione in forma integrata di queste funzioni è facile se si progetta correttamente l'invertitore cioè il **NOT**
- ▶ Assumiamo quindi come **circuito logico elementare** l'invertitore



Un circuito digitale deve garantire

- ▶ una definita funzione logica $\Rightarrow out = f(input)$
Non può esserci uscita dubbia
- ▶ una ridotta zona di indeterminazione (l'uscita è **1** o **0**)
Devo garantire che il segnale sia 0 o 1. A fare elaborazioni, può succedere che il segnale subisca variazioni per le quali inizialmente rimane dentro le fasce logiche, per poi uscire andando nella zona vietata. Per evitare ciò bisogna che il livello logico si rigeneri.
- ▶ la rigenerazione dei livelli logici
- ▶ l'unidirezionalità (il valore dell'uscita non deve influenzare l'ingresso)
- ▶ una buona capacità di pilotaggio in ingresso e in uscita

Nello schema elettrico aggiungere o togliere un ingresso cambia profondamente il circuito

Inizieremo capendo come realizzare in maniera elettrica un NAND è un NOR. La realizzazione in forma integrata di queste due funzioni è semplice se si è compreso come realizzare un NOT. Inizieremo quindi introducendo il NOT (invertitore)

La differenza tra circuito elettrico e logico è che quello logico si aspetta in ingresso un valore che definiamo alto o basso, vero o falso, mentre quello elettrico si aspetta una tensione. Ciò implica attenzione nel cambiare il tipo di ingressi ed uscite, perché lo schema elettrico dovrà essere ripensato

Proprietà di un sistema digitale

Elenchiamo adesso le proprietà che deve possedere il sistema digitale, che andremo a vedere più nel dettaglio nell'invertitore

Ogni circuito logico può quindi essere caratterizzato dalle seguenti proprietà

1. Margine di immunità ai disturbi
2. Soglia logica e swing logico
3. Fan-out e Fan-in
4. Tempi di commutazione
5. Potenza dissipata

6. Prodotto consumo-ritardo
7. Densità di integrazione
8. Costo

Si tratta di *figure di merito* che **stimano l'immunità al rumore (funzionalità), le proprietà statiche (robustezza) e dinamiche (prestazioni), il consumo di energia e di potenza**

Seconda lezione

Quanto riguarda la progettazione, le prime 5 sono quelle che interessano la progettazione

Prima di iniziare, facciamo un'osservazione sulla dinamica dei sistemi elettrici

- ▶ Tutti i dispositivi elettronici rispondono alle sollecitazioni tempo-varianti a cui vengono sottoposti con un certo ritardo
- ▶ Questo effetto è dovuto al fatto che i portatori di carica al loro interno impiegano un certo tempo per raggiungere una nuova condizione di equilibrio

Cambiando il valore dei campi elettrici interni, le cariche impiegano un certo tempo per riposizionarsi. Il ritardo può essere trascurabile se il tempo impiegato nella ricollocazione della cariche è molto più piccolo rispetto alla variazione della grandezza di ingresso. Possiamo considerare solo in quel caso una risposta che ha carattere "istantaneo"

- ▶ Se il dispositivo risponde ad una sollecitazione che ha frequenza massima f_{max} in un tempo medio τ , allora la dinamica è trascurabile quando

$$\tau \ll 1/f_{max}$$

- ▶ Considerare la presenza di fenomeni dinamici comporta la necessità di impiegare condensatori (induttori) nei modelli compatti e nei circuiti

Nota: posso fare due tipi di caratterizzazione di uno stesso circuito: una **STATICA** è una **DINAMICA**. In quella statica il tempo non è interpellato e si considerano risposte istantanee, mentre in quella dinamica dovremo considerare anche gli effetti reattivi dati dalla non idealità della risposta

Caratteristiche statiche

Per descrivere il comportamento di un dispositivo, è indispensabile conoscere la sua **caratteristica di trasferimento**

- ▶ Si tratta del diagramma che rappresenta il legame fra ingresso e uscita di una porta logica **in assenza di effetti reattivi** (caratteristica statica)
- ▶ La curva è tracciata in un sistema di coordinate avente come ascissa il segnale di ingresso (V_I) e in ordinata il segnale di uscita (V_O)

- ▶ In generale si ha

$$V_O = f(V_I, I_I, I_O)$$

- ▶ Per logiche CMOS a riposo $I_I = 0$ e $I_O = 0$ quindi si considera solamente la relazione $V_O = f(V_I)$


Per le logiche CMOS a riposo (condizioni statiche quindi quando gli ingressi non cambiano, trascuro le capacità degli effetti reattivi) le correnti sono nulle = non c'è potenza dissipata

Ideale (transizione non dipendente dal tempo)

La caratteristica di trasferimento (VTC)

Il caso ideale

- Per un **invertitore ideale** la caratteristica di trasferimento ha la forma



- Al crescere della tensione di ingresso, la tensione di uscita si mantiene alta fino al raggiungimento del valore V_{TL} (soglia logica)
- Nella caratteristica ideale il passaggio dal livello 1 al livello 0 avviene con un tratto verticale

Il valore V_{TL} è il discriminante che differenzia i due valori di uscita alto o basso

In generale la differenza più importante è che il tratto centrale non è certamente verticale. Nel caso della tensione di uscita, non posso avere tensione più alta di V_{OH} , né più bassa di V_{OL} . V_{IL} è il minimo valore di ingresso che posso avere, e analogamente V_{IH} il maggiore. Nel caso ideale si nota che non esiste il tratto intermedio (regione in cui non posso stare). Nel caso reale è più complicato. Iniziamo tracciando due segmenti di riferimento high e low, imponendo che tutto ciò che si trova al di là di quei valori lo interpreto come alto o basso (genero le mie fasce 1 e 0). Ho così introdotto 4 coordinate importanti: ora ho V_{ILM} (tensione massima di ingresso che viene interpretata come ingresso basso), V_{IHM} (minima tensione di ingresso interpretata come alta) e analogamente V_{OHM} e V_{OLM} . Mappiamo con colori diversi le corrispondenze tra ingressi alti e uscite basse e viceversa. La regione a cui dobbiamo stare attenti sarà appunto quella intermedia, dove non sappiamo cosa succede.


Nota: per ora abbiamo definito arbitrariamente quei due valori di V_{OH} e V_{OL} , ma ciò non va fatto in maniera arbitraria e dopo capiamo il perché

Caso reale (andamento più dolce)

La caratteristica di trasferimento (VTC)

Il caso reale

- Per un **invertitore reale** la caratteristica ha un andamento più "dolce"



- Si individuano le fasce che identificano i livelli logici alto (High) e basso (Low)
- Si definiscono 4 tensioni notevoli

1 Margine di immunità ai disturbi

- ▶ Il margine di immunità ai disturbi (NM) è il parametro che quantifica la robustezza del circuito logico (la sua capacità di elaborare correttamente il segnale anche in presenza di disturbi)
- ▶ Si definisce un margine per il valore alto e uno per quello basso

$$NM_H = V_{OHm} - V_{IHm}$$

$$NM_L = V_{ILM} - V_{OLM}$$


- ▶ In generale questi due valori sono diversi
- ▶ Il **margine di immunità ai disturbi** del circuito è quindi

Condizione più sfavorevole

$$NM = \min \{ NM_H, NM_L \}$$

Definizione dei livelli logici nominali

Come si determinano i livelli logici nominali alto e basso?




- ▶ V_{OL} tensione di uscita bassa stadio k con ingresso V_{IH}
- ▶ V_{OH} tensione di uscita alta stadio k con ingresso V_{IL}
- ▶ V_{IL} tensione di uscita bassa stadio $k+1$ con ingresso V_{OH}
- ▶ V_{IH} tensione di uscita alta stadio $k+1$ con ingresso V_{OL}

consideriamo il primo invertitore (caratteristica in rosso). Consideriamo l'invertitore perché è un gate guida, tutto ciò che facciamo sull'invertitore possiamo farlo anche su un gate più complicato. Nota: la tensione di uscita di un invertitore sarà ingresso di un invertitore in cascata. Supponiamo che questo invertitore sia quello rappresentato in blu. Si osserva che V_o del primo deve essere uguale a V_i del secondo. Ciò corrisponde ad una inversione delle sue caratteristiche (stessa, ma una ribaltata e simmetrica rispetto all'altra). Per i nostri scopi queste due caratteristiche si incontrano in 3 punti: quelle agli estremi sono valori di tensioni che entrambi gli invertitori riconoscono bene, ovviamente in maniera opposta (ciò che per un invertitore è un'uscita è un'ingresso per il secondo invertitore).

Il margine di immunità ai disturbi ha un significato preciso, vediamo di rappresentarlo: abbiamo che V_{o1} sarà ingresso V_{i2} . Normalmente, V_{oh} e V_{ih} coincidono, e analogamente i valori bassi. I margini sono rappresentati in figura. Funzionano nel seguente modo: supponendo che ci sia un disturbo su V_{o1} ad esempio, potremmo avere che V_{oh} cada nella regione vietata (cerchio rosso). Avere un ampio margine di immunità al disturbo fa sì che io possa ancora considerare un'uscita 'alta' come un corretto ingresso alto per il secondo invertitore, nonostante abbia perso V_a

Margine di immunità ai disturbi

Significato del NM



Il sistema funziona se in ingresso al secondo invertitore vi è $V_{i2} > V_{IHm}$ oppure $V_{i2} < V_{ILM}$

L'idea è fare in modo che la regione in cui io non so cosa succede sia la più piccola possibile. Ciò vuol dire dilatare il più possibile questi margini. E siccome vorrei essere coperto sia per valori alti che bassi, l'ideale sarebbe avere una dilatazione equivalente sia per valori alti che bassi. La condizione migliore è avere margini ampi e simmetrici.

Abbiamo ottenuto una condizione necessaria, ma non sufficiente per il corretto funzionamento del nostro invertitore.

Stabiliamo come è opportuno scegliere i punti H e L.

Margine di immunità ai disturbi

- Come si sceglie la posizione dei punti H e L sulla caratteristica di trasferimento?
- Si stabilisce *convenzionalmente* che i punti di commutazione H e L siano quelli per i quali la pendenza della curva è -1
- In condizioni statiche ed assenza di rumore

$$V_O = f(V_I)$$

- La presenza di una perturbazione esterna ΔV_n altera l'uscita

Nota: suppongo un disturbo sufficientemente piccolo $V'_O = f(V_I + \Delta V_n) = f(V_I) + \frac{dV_O}{dV_I} \Delta V_n + \dots$

- L'uscita V'_O sarà poco diversa dal valore nominale V_O se




$$\left| \frac{dV_O}{dV_I} \right| < 1 \quad \text{Aggiungo un errore piccolo moltiplicato per un valore che lo rende ancora più piccolo = trascurabile}$$

- Questa è anche la condizione di massimizza la somma $NM_H + NM_L$ dei margini di rumore

Margine di immunità ai disturbi

Mi metto dove c'è un guadagno minore di 1
Nota: L'analogico invece lavora dove c'è ampio guadagno (caratteristica pendente), il digitale lavora in maniera opposta (poco guadagno)



$$NM_H = V_{OH} - V_{IH}$$
$$NM_L = V_{IL} - V_{OL}$$

Nel caso ideale il margine è massimo quando

$$NM_H = NM_L = V_{DD}/2$$


Possiamo schematizzare la curva reale in maniera semplificata come nel secondo grafico. Nota: nel caso reale abbiamo i margini di immunità più grandi possibili (situazione ideale) con soglia logica a $V_{DD}/2$ (soglia ideale)

Nota: in base a quale tensione usiamo, possiamo potenzialmente usare un invertitore come amplificatore (se ci poniamo nella zona centrale molto pendente). I punti con pendenza 1 quindi sono i punti notevoli per i quali si identificano i massimi margini di immunità ai disturbi

Margine di immunità ai disturbi

Situazione ideale

- Quali sono le condizioni migliori (ideali) per il NM?



- Poiché si hanno $V_{OH} = V_{DD}$ e $V_{OL} = 0$ seguono

$$V_{OHm} = V_{DD}$$

$$V_{OLM} = 0$$

$$V_{ILM} = V_{IHm} = V_{TL} = \frac{V_{DD}}{2}$$

$$NM_H = NM_L = \frac{V_{DD}}{2}$$

Soglia logica = massima e simmetrica grandezza dei margini di immunità

- si sfruttano al meglio le tensioni di alimentazione

Osservazione

- Un sistema elettronico digitale (rete logica complessa) è formato da un elevato numero di blocchi elementari (H_d) e rami di retroazione (H_r)
- Ogni singolo blocco deve operare mantenendosi a sinistra del punto H o a destra del punto L sulla VTC e quindi $|H_d| < 1$
- Nell'ipotesi che $|H_r| < 1$ risulterà sempre $|H_d H_r| < 1$ e quindi

$$|1 + H_d H_r| > 1$$

- Per questo motivo non si ha (in generale) necessità di studiare la stabilità del circuito

Ogni blocco deve operare nella parte estrema del grafico dell'invertitore (in questo caso) quindi con pendenza (guadagno) minore di 1, quindi H_d (funzione di trasferimento del gate) minore di 1. Se H_r lo supponiamo minore di 1 (componenti passivi) avremo la disuguaglianza sulla slide = non ci sono problemi di stabilità dal momento che non abbiamo retroazioni positive

Studiamo adesso una proprietà fondamentale per i sistemi digitali, ovvero la **PROPRIETÀ RIGENERATIVA**

- Avere un buon margine di immunità ai disturbi è importante ma non sufficiente
- Fino a quando il segnale corrotto dal rumore resta entro i margini viene riconosciuto correttamente ma ...
- ... successive elaborazioni possono sommare più disturbi e portare il segnale nella regione proibita
- Ciò non accade se il gate possiede la **proprietà rigenerativa** cioè la capacità di ricostruire il valore nominale di un segnale sporcato dal rumore
- Sotto quali ipotesi un gate è rigenerativo?

Grazie a questa proprietà, più facciamo elaborazioni, più eliminiamo il rumore!

Se per qualche motivo ci avviciniamo alla parte proibita, l'elaborazione successiva ce ne allontana tenendo quindi sempre più definiti i valori alti e bassi. Questa proprietà dipende da come è fatta la caratteristica di trasferimento del circuito. Se presente insieme al margine di immunità abbiamo ottenuto un buon sistema digitale

Osserviamo quali ipotesi sono necessarie

Proprietà rigenerativa

La situazione corretta




Grafico di sinistra: arriva un ingresso nella regione di mezzo. Ad un valore V_1 di ingresso ne facciamo corrispondere uno V_2 di uscita.


Ora V_2 è ingresso del secondo invertitore. Consideriamo la caratteristica del secondo invertitore (quella tratteggiata), quindi l'asse verticale indica le tensioni di ingresso e quello orizzontale quelle di uscita. Abbiamo che V_3 sarà la tensione di uscita del secondo invertitore corrispondente all'ingresso V_2 .

Analogamente ora V_3 diventa ingressi ancora del grafico non tratteggiato. Ad ingresso V_3 corrisponde un uscita V_4 e così via. Più si va avanti, si ottengono tensioni in uscita dagli invertitori sempre più opposte fino a che non si giunge ai valori opposti. Caso analogo anche per l'invertitore di destra. Vediamo adesso un invertitore che non possiede questa proprietà

Nota: la pendenza del tratto intermedio è diversa, molto meno marcata! Succede il contrario, in questo caso andiamo verso la soglia logica, verso il centro della caratteristica. Cosa ne si deduce?

Proprietà rigenerativa

La situazione errata



► Matematicamente la proprietà rigenerativa corrisponde ad una VTC che ha

1. un guadagno molto piccolo ($\ll 1$) per tensioni di ingresso basse e alte ($V_I < V_{ILM}$ e $V_I > V_{IHM}$)
2. un guadagno elevato ($\gg 1$) per tensioni di ingresso intermedie ($V_{ILM} < V_I < V_{IHM}$)

- La proprietà rigenerativa è quella che rende più precisi e insensibili al rumore i circuiti digitali rispetto a quelli analogici
- In un sistema analogico il segnale viene corrotto dal rumore ad ogni stadio di elaborazione
- In un sistema digitale il segnale viene "ripulito" dal rumore nell'attraversare diversi stadi di logica


Nel caso analogico, lavorando con il guadagno, se si amplifica un ingresso disturbato, ne si amplifica anche l'effetto del disturbo. Ciò non succede nel digitale

2 soglia logica e swing logico


Soglia logica

Intersezione tra le due funzioni di trasferimento di due invertitori in cascata

- ▶ La proprietà rigenerativa permette definire il concetto di **soglia logica**
- ▶ La soglia logica V_{TL} è il punto della VTC per il quale $V_I = V_O$
- ▶ Nell'attraversare una cascata di invertitori i segnali posti sotto V_{TL} saranno interpretati come **0** e quelli posti sopra come **1**
- ▶ Dopo la prima inversione, tutte le tensioni alla sinistra di V_{TL} sono spostate alla destra di V_{TL} del gate seguente (perché il guadagno è negativo) ed il valore di arrivo sarà più distante da V_{TL} di quanto lo era quello di partenza (perché il guadagno è elevato)
- ▶ Dopo la seconda inversione il punto si troverà ancora più a sinistra di quello iniziale diventando chiaramente uno **0**
- ▶ Analogo discorso per le tensioni iniziali che si trovano a destra di V_{TL} e che diventeranno chiaramente degli **1**



Semplicemente ad ogni inversione, mi allontanano sempre di più dalla soglia logica



- ▶ Lo swing logico è definito come

$$SW = V_{OHm} - V_{OLM} = V_{OH} - V_{OL}$$

- ▶ Un circuito si avvicina alla situazione ideale quanto maggiore è lo swing logico
- ▶ Nel caso ideale

$$SW = V_{DD} - V_{SS}$$

Soglie logice → segue quali segnali, per via della proprietà rigenerativa, si allontanano da quel valore raggiungendo la stabilità agli estremi (e dx di V_{TL} diventerà alto, e sx basso rispetto agli invertitori disponibili)

3 Fan in e fan out

- ▶ Il **Fan-In (FI)** è il numero di ingressi ad una determinata porta logica
- ▶ Gate con elevato FI tendono ad essere più complessi e ciò si riflette in prestazioni statiche e dinamiche inferiori
- ▶ Il **Fan-Out (FO)** è il numero di porte connesse all'uscita di una determinata porta logica

Da un punto di vista elettrico ogni collegamento cambia la configurazione elettrica: ogni modifica richiede attenzione

- ▶ In alcune famiglie logiche esiste un numero massimo di porte collegabili in uscita
- ▶ In tecnologia CMOS il numero di porte in uscita influenza solo le caratteristiche dinamiche (velocità) della porta ma non le sue caratteristiche statiche VTC (perché $I_O = 0$)

- L'invertitore può essere collegato in uscita ad altri circuiti
- Il valore della V_O dipenderà da quali e quanti circuiti si collegano perché dipende dal carico e quindi dal valore della I_O
- Quando non si specifica il carico si suppone che l'invertitore sia a vuoto ($I_O = 0$)

Procediamo adesso a descrivere la realizzazione di un invertitore

- L'obiettivo di un circuito digitale è far cambiare la V_O da un livello logico ad un altro anche in presenza di un carico elevato (I_O elevata) **Vogliamo far variare la tensione di uscita da un livello logico all'altro**
- È necessario spendere in uscita una potenza media elevata (in relazione ad un certo periodo) spendendo in ingresso una potenza relativamente bassa
- Nel caso ideale, l'invertitore deve erogare corrente al carico senza assorbirne dallo stadio pilota. In un periodo deve essere

$$P_O = f(P_I) \quad \text{tale che} \quad P_O > P_I$$

- **Si vuole un bilancio energetico favorevole: in termini di potenza il circuito deve essere un amplificatore di potenza**


NON PRELEVIAMO
POTENZA DAL MOSFET
MA DALL'
ALIMENTAZIONE

- Il FO statico indica il numero massimo di circuiti logici che si possono collegare alla porta di uscita senza alterare in modo apprezzabile la VTC **Avere troppe uscite altera la funzione di trasferimento**
- **Questo "controllo" viene fatto su tutte le caratteristiche del circuito e il FO sarà riferito alla caratteristica che si degrada maggiormente**

- Avere un buon Fan-Out richiede che la potenza non provenga dal gate ma dalla tensione di alimentazione
- Questo fatto insieme alla necessità di avere un elevato NM e disaccoppiamento della tensione di uscita da quella di ingresso (direttività) implica la necessità di **utilizzare dispositivi a tre morsetti**


ingresso — uscita — alimentazione

- **Gli invertitori sono realizzati utilizzando transistori che operano come interruttori controllati in tensione**



Cosa deduciamo da queste due slide: per generare un buon invertitore è necessario che siano presenti 3 morsetti, uno dei quali deve essere collegato all'alimentazione, che fa sì che la potenza non venga prelevata dal gate ma da una fonte esterna. Abbiamo praticamente generato un interruttore che controlliamo e gli diciamo quando deve portare in uscita o meno l'alimentazione. Il concetto è che voglio fornire una quantità di potenza al carico arbitraria senza avere richiesta di potenza di ingresso.

Realizzazione dell'invertitore




(a) La più semplice realizzazione di un invertitore logico utilizzando un interruttore controllato in tensione; (b) il circuito equivalente quando v_I è bassa; (c) il circuito equivalente quando v_I è alta. Si noti che si assume che il commutatore è chiuso quando v_I è alta.

Il terminale di ingresso decide se l'interruttore è aperto o chiuso. Il terminale di ingresso non deve essere influenzato da quello di uscita. La corrente sul ramo di uscita uscita è nulla perché il terminale è a vuoto (non c'è nulla di attaccato, è aperto). L'interruttore aperto impone una corrente nulla, di conseguenza per kirchoff non c'è corrente nel circuito, e quindi nessuna caduta di potenziale sul carico. Ciò vuol dire che $V_{dd} = V_{out}$. Nel caso di interruttore chiuso abbiamo, almeno idealmente, un cortocircuito come interruttore e di conseguenza scorre corrente nel circuito, c'è caduta di potenziale e in uscita allora avremo $V_{dd} - IR$. Nel caso reale abbiamo una piccola resistenza parassita R_{on} , ciò farà sì che otteniamo un partitore resistivo. Comunque V_{out} assume un valore che sta tra zero e V_{dd} , ma sicuramente più basso di V_{dd} (chi viene dopo deve accorgersi di un cambio di livello). Nota: in questo caso lo swing logico non va da zero a V_{dd} , ma si ferma al massimo a $V_{dd} - IR$!


Fine proprietà statiche

Realizzazione dell'invertitore



Una realizzazione più elaborata dell'invertitore logico che utilizza due interruttori complementari.

Altro modo: uso due interruttori pilotati in contofase, quando uno è aperto l'altro è chiuso. 2 alimentazioni, una positiva e una a zero. Un interruttore porta l'uscita ad high (pull up) e l'altra fa l'opposto (pull down). In questo caso lo swing logico è massimo



$$V_{OL} = f(V_{CC}, R_C, I_{EE})$$

$$V_{OH} = V_{CC}$$



Un'altra realizzazione di un invertitore con un interruttore a doppio contatto per distribuire la corrente costante I_{EE} tra R_{C1} (quando v_I è alta) e R_{C2} (quando v_I è bassa). Questa è la base di un invertitore in logica ECL (ad accoppiamento di emettitore)

Il terzo invertitore è un deviatore e in base al segnale di controllo dirotta la corrente nel circuito di destra o di sinistra, facendo sì che l'altro ramo nel frattempo porti in uscita la tensione alta V_{cc}

Terza lezione

Ci chiediamo: è possibile realizzare una logica con soli diodi? (Due terminali, in opposizione a quello che è stato detto la lezione precedente)

È possibile una logica con soli diodi? **NO**




Motivi che andiamo adesso a spiegare

- ▶ La P_O è fornita a spese della P_I del gate che pilota
- ▶ Elaborazioni successive degradano il livello elettrico del segnale
- ▶ La caratteristica di trasferimento ha guadagno ≤ 1
- ▶ Non è possibile realizzare il NOT


Abbiamo un AND: Vout è alta solo se Va e Vb sono a Vdd, se no Vout è sempre Low

Nota: supponiamo così posti questi due AND




Se consideriamo il caso in cui abbiamo V_a e $V_b = 0$ e $V_c = V_{dd}$, allora abbiamo che: Ritroveremo V_{o1} alla tensione di soglia (bassa), perciò il diodo può far scorrere corrente perché l'anodo è a tensione maggiore rispetto al catodo. Ciò implica che per kirchoff da V_{o1} a V_{out} avremo: $V_{gamma} + V_{gamma} = V_{out}$, ovvero $2V_{gamma} = V_{out}$. Questo potrebbe diventare un problema se la tensione di alimentazione fosse più piccola, per il fatto che dal momento che V_{out} cresce inizia ad avvicinarsi ad un valore che va verso la soglia logica! Questa cosa è pericolosa (si pensi ad esempio ad un'alimentazione a 3 volt). Inoltre chi pilota si trova una corrente di $D1$ e $D2$ più grande perché accresciuta da $D3$ (**aumenta la potenza dissipata**)

Andiamo a giustificare la risposta. Supponiamo che il valore di soglia sia 0.6/7 volt.



Consideriamo due casi (idealità) in cui il diodo è ON o OFF



DATI (Valori indicativi)

$$I_s = 10^{-14} \text{ A} \quad V_{\gamma} = 0,675 \text{ V}$$

$$R = 1 \text{ k}\Omega \quad I = 2,6 \text{ }\mu\text{A}$$


$$V_{DD} = 5 \text{ V}$$

TABELLA della VERITÀ

V_a	V_b	D_1	D_2	V_o
0	0	ON	ON	0,675 V
0	V_{DD}	ON	OFF	0,675 V
V_{DD}	0	OFF	ON	0,675 V
V_{DD}	V_{DD}	OFF	OFF	V_{DD}


Nell'ultimo caso non c'è corrente nel circuito, abbiamo uscita a V_{DD}

Altra nota



$$\frac{V_{DD} - V_O}{R} = I = I_S \left(e^{\frac{V_O - V_A}{nV_T}} - 1 \right)$$

$$V_O = f(V_A)$$



Abbiamo detto che $V_O - V_A = V_{\gamma}$


Allora $V_O = V_A + V_{\gamma}$

Abbiamo ottenuto l'equazione di una retta che per V_A nullo si ritrova ad un valore V_{γ} , e che cresce linearmente fino a quando la tensione ai capi del diodo non diventa troppo piccola (più V_A aumenta, più la tensione ai capi del diodo inizia a diminuire, perciò tende a portarlo a spegnimento). Ciò implica che la caratteristica ad un certo punto rimane costante a V_{DD} . Il punto è che abbiamo detto che la caratteristica di trasferimento dovrebbe avere un tratto centrale molto pendente per poter avere la **proprietà rigenerativa**, cosa che in questo caso non si verifica, dal momento che la pendenza nel caso ideale è 1, nel caso reale anche inferiore!




In più da questa caratteristica osserviamo che la pendenza è positiva, non facciamo un NOT con il diodo (a un valore di ingressi basso non può corrispondere un valore di uscita alto e viceversa).

Ciò ci dice che non una logica composta solo da diodi non può essere attuata dal momento che non ha la proprietà rigenerativa, nè permette il NOT nonostante si possa utilizzare per comporre un AND (o un OR)

Altra nota: con i diodi può verificarsi un caso di corsa critica



Nello stesso istante commutano i due ingressi, facendo sì che per un istante (molto breve) l'uscita commuti in maniera indesiderata



Abbiamo allora fondamentalmente dimostrato che è necessario avere un componente a 3 terminali (alimentazione, tensione di ingresso (controllo dell'interruttore) e tensione di uscita) per realizzare un buon invertitore


Comportamento dinamico

Nota: ricordiamo che trattiamo l'invertitore perché è il gate prototipo, ma questa trattazione si può adattare a qualsiasi altro sistema digitale

- ▶ La velocità di funzionamento di un sistema digitale è determinata dal **ritardo di propagazione** delle porte logiche che lo costituiscono
- ▶ Il comportamento dinamico di un invertitore è caratterizzato da tre parametri fondamentali
 1. il **tempo di propagazione** (t_p) è il tempo medio necessario perché una transizione in ingresso si propaghi in uscita
 2. il **tempo di salita** (t_r) è il tempo che impiega il segnale in uscita per andare dal valore basso a quello alto
 3. il **tempo di discesa** (t_f) è il tempo che impiega il segnale di uscita per andare dal valore alto a quello basso

Adesso interviene anche la non idealità data dal fatto che le cariche si devono redistribuire una volta che commutano le tensioni. Definiamo due tempi: T_{phl} e T_{plh} . Questi tempi sono misurati tra la commutazione dell'ingresso e il raggiungimento del valore finale della tensione di uscita. Non abbiamo più appunto una commutazione istantanea dell'uscita

Tempo di propagazione



- ▶ L'uscita non è più un impulso ideale
- ▶ Esiste un ritardo fra il fronte del segnale di ingresso e l'istante in cui l'uscita comincia a variare

Tempo di propagazione

- ▶ Il tempo di propagazione (t_p) è la media aritmetica dei due tempi

$$t_p = \frac{t_{PLH} + t_{PHL}}{2}$$

- ▶ Il minimo periodo per ciascun ciclo è

$$T_{\min} = t_{PLH} + t_{PHL} = 2t_p$$

Una commutazione più veloce non viene eseguita in maniera corretta


- ▶ La massima frequenza di commutazione è quindi

$$f_{\max} = \frac{1}{T_{\min}} = \frac{1}{2t_p}$$

- ▶ Si tratta di un limite teorico: i circuiti reali funzionano a frequenze 10-20 volte minori
- ▶ La definizione formale di ritardo di propagazione considera in ingresso un impulso con tempi di salita e discesa finiti

Nota: bisogna tenere conto del fatto che l'ingresso non commuta idealmente (a gradino) ma impiegherà anch'esso un suo tempo (non trascurabile). Sono uscite di altri gate (non c'è idealità)!


Tempi di propagazione e transizione




Definizione dei ritardi di propagazione e dei tempi di transizione di un invertitore logico.

Nota: un fan out grande è un problema dal momento che richiede di caricare e scaricare diversi condensatori in parallelo

Osservazione



$$V_O(t) = V_{DD}e^{-t/\tau}$$



$$V_O(t) = V_{DD}(1 - e^{-t/\tau})$$

► Il tempo richiesto per raggiungere il 50% della escursione di tensione è

$$t = \ln(2)\tau = 0.69\tau$$

► Il tempo necessario per commutare dal 10% al 90% della escursione di tensione è

$$t = \ln(9)\tau = 2.2\tau$$

- L'uscita mostra tempi di salita e discesa finita t_{THL} e t_{TLH} dove il pedice τ indica la transizione
- Il modo più usato per specificare il ritardo di propagazione consiste nel calcolo della media aritmetica tra t_{pHL} e t_{pLH}
- Questi ritardi sono misurati tra i punti al 50% della dinamica del segnale di uscita
- I tempi di transizione sono specificati usando i valori 10% e 90% della dinamica $V_{OH} - V_{OL}$

Osservazione

- La causa del ritardo di propagazione è conseguenza del tempo impiegato dal circuito per caricare e scaricare le capacità presenti nei nodi del circuito e, in particolare, nel nodo di uscita
- Queste capacità sono legate agli effetti reattivi
 1. interni dei transistori MOS
 2. delle linee di interconnessione
 3. degli ingressi dei circuiti pilotati dall'uscita dell'invertitore
- È importante ricordare che
 1. nell'analisi del comportamento dinamico di un circuito vale

$$I\Delta t = \Delta Q = C\Delta V$$

2. la risposta di un sistema del primo ordine ad un gradino in ingresso è

$$y(t) = Y_{\infty} - (Y_{\infty} - Y_{0+})e^{-t/\tau}$$

con τ costante di tempo, $Y_{0+} = y(t_{0+})$, $Y_{\infty} = y(t \rightarrow \infty)$

Ingresso ideale

I transistori di salita e di discesa sono caratterizzati dalla stessa costante di tempo, ma hanno forme diverse. L'esponenziale diventa un valore sempre più piccolo all'aumentare del valore di t

Dissipazione di potenza

- ▶ Il consumo di potenza definisce quanta energia il circuito assorbe per ciascuna operazione cioè quanto calore dissipa
- ▶ Si tratta di una caratteristica fondamentale del sistema che influenza
 1. la massima corrente erogabile dalla alimentazione
 2. la durata della batteria
 3. la dimensione delle linee di alimentazione
 4. le caratteristiche del *package* e del sistema di raffreddamento
- ▶ Il consumo di potenza determina quindi la fattibilità, i costi e l'affidabilità del sistema elettronico digitale
- ▶ In genere, la potenza dissipata P_D da una porta logica si divide in due componenti principali

1. **potenza statica P_s (in situazione di stabilità dell'uscita)**
2. **potenza dinamica P_d (in commutazione dell'uscita)**

- ▶ In condizioni statiche


$$V_I = V_{IL} \Rightarrow V_O = V_{OH}$$

$$V_I = V_{IH} \Rightarrow V_O = V_{OL}$$

- ▶ **Nelle due situazioni si ha un diverso regime di correnti $\Rightarrow$ sono diversi i valori della potenza dissipata**
- ▶ Poiché non si conosce a priori lo stato di funzionamento dell'invertitore si utilizza il valore di caso peggiore
- ▶ Questo valore P_s indica la potenza (dissipata) statica

Abbiamo ottenuto due regimi di corrente diversi, dove in un caso è diversa da zero

- ▶ $V_I = V_{OL} \Rightarrow V_O = V_{DD} \quad I_R = 0 \Rightarrow P_s = 0$
- ▶ $V_I = V_{DD} \Rightarrow V_O = V_{OL} \quad I_R \neq 0 \Rightarrow P_s \neq 0$




- ▶ Si consideri un invertitore generico (bipolare, MOS, ...)
- ▶ Deve essere presente un componente con 3 terminali (attivo)
- ▶ B indica un generico bipolo di carico (si può rappresentare con un resistore equivalente)
- ▶ C_L indica la capacità di carico: si suppone che il carico sia solo di tipo capacitivo $\Rightarrow$ non assorbe corrente in condizioni statiche **Ipotesi di idealità che imponiamo (a vuoto in condizioni statiche)**


Potenza dissipata quando non c'è il cambio di ingresso
Potenza dissipata nei transistori di commutazione dell'uscita

Non conosco a priori il valore delle correnti nel caso in cui abbia l'ingresso alto o basso. Quello che posso fare è cercare il valore della corrente in entrambi i casi e valutare il caso peggiore

Esempio



Esempio 2: non c'è dissipazione di potenza statica





- $V_I = 0 \Rightarrow V_O = V_{DD} \quad I_{Ron} = 0 \Rightarrow P_s = 0$
- $V_I = V_{DD} \Rightarrow V_O = 0 \quad I_{Ron} = 0 \Rightarrow P_s = 0$

Primo caso

Potenza dinamica $V_{IH} \rightarrow V_{IL}$

Consideriamo una commutazione dell'ingresso istantanea



- Al termine della transizione in (a) $t = t_0+$, il dispositivo attivo di PD è OFF (interdetto) e il circuito si schematizza come in (b) con R_{PU} resistenza della rete di Pull Up
- Si suppone

$$\begin{aligned} \text{Regime} \quad V_O(t_0-) &= V_{OL} \quad (\text{per esempio } 0) \\ V_O(t \rightarrow \infty) &= V_{OH} \quad (\text{per esempio } V_{DD}) \end{aligned}$$

- L'unica sorgente di energia presente è V_{DD}

Passiamo adesso però a trattare la potenza dinamica

- Nei circuiti digitali ha molto interesse studiare i modi con cui varia V_O al variare di V_I (commutazioni)
- Queste modalità dipendono da come si carica e scarica il condensatore di uscita C_L

$$\begin{aligned} V_{IH} \rightarrow V_{IL} &\Rightarrow V_{OL} \rightarrow V_{OH} \quad C_L \text{ si carica} && \text{Basso-Alto} \\ V_{IL} \rightarrow V_{IH} &\Rightarrow V_{OH} \rightarrow V_{OL} \quad C_L \text{ si scarica} && \text{Alto-basso} \end{aligned}$$

- Il funzionamento del circuito consiste nella carica e nella scarica di C_L e queste operazioni implicano un dispendio di energia

Potenza dinamica $V_{IH} \rightarrow V_{IL}$

L'energia spesa dalla alimentazione durante la commutazione vale

È l'alimentazione che fornisce energia, quindi nel calcolo la tensione da dover tenere a mente è V_{DD}

$$\begin{aligned} E &= \int_0^\infty P_{DD}(t) dt = \int_0^\infty V_{DD} I(t) dt && I(t) = \text{corrente che passa sul condensatore} \\ &= \int_0^\infty V_{DD} C_L \frac{dV_O}{dt} dt = V_{DD} C_L \int_{V_{OL}}^{V_{OH}} dV_O && \text{Integro tra i valori iniziali e finali del transitorio} \\ &= V_{DD} C_L (V_{OH} - V_{OL}) = C_L V_{DD}^2 \quad (\text{nel caso ideale}) \end{aligned}$$

- $E = C_L V_{DD}^2$ è l'energia che serve per caricare il condensatore
- L'energia immagazzinata nel condensatore vale



$$E_{\text{cond}} = \frac{1}{2} C_L V_{DD}^2$$

- L'altra metà è stata dissipata sul resistore R_{PU} !

Secondo caso

Potenza dinamica $V_{IL} \rightarrow V_{IH}$

Adesso il condensatore tende a scaricarsi dal momento che l'ingresso commuta in modo che l'uscita passi da V_H a V_L



- ▶ Al termine della transizione in (a) il dispositivo attivo di PD è ON mentre quello di PU è OFF e il circuito si schematizza come mostrato in (b)
- ▶ Si suppone

$$V_O(t_{1-}) = V_{OH} \quad (\text{per esempio } V_{DD})$$

$$V_O(t \rightarrow \infty) = V_{OL} \quad (\text{per esempio } 0)$$

- ▶ Durante il transitorio il condensatore C_L si scarica e tutta l'energia immagazzinata si dissipa su R_{PD}

Come ridurla

- ▶ Ad ogni ciclo di commutazione la quantità di energia $\frac{1}{2} C_L V_{DD}^2$ viene dissipata su R_{PU} e la quantità $\frac{1}{2} C_L V_{DD}^2$ su R_{PD}
- ▶ L'energia complessivamente dissipata per ciclo è

$$E_{diss} = C_L V_{DD}^2$$

- ▶ Se l'invertitore opera in regime periodico alla frequenza di $f = 1/T$ Hz

$$P_d = \frac{1}{T} \int_0^T V_{DD} I(t) dt \rightarrow C_L V_{DD}^2 f$$

- ▶ L'espressione $P_d = C_L V_{DD}^2 f$ rappresenta il contributo della potenza dinamica
- ▶ Non dipende dai dettagli del circuito o dal valore della resistenza di conduzione dei circuiti che realizzano gli interruttori

- ▶ Per ridurre la potenza dinamica si può

1. ridurre la C_L Riducendo il numero di gate da controllare, la capacità parassita sarà minore (fan out deve essere basso)
2. ridurre la tensione di alimentazione V_{DD}

- ▶ Non ha molto senso ridurre f (!) **lo lavoro per aumentare f!**
- ▶ Il valore di C_L dipende dalle dimensioni dei transistori (capacità di ingresso)
- ▶ Nel caso CMOS: con $L_{min} = 0.5\mu$ si ha $V_{DD} = 5V$ mentre per $L_{min} = 0.13\mu$ si ha $V_{DD} = 1.2V$
- ▶ Non è possibile ridurre arbitrariamente V_{DD} anche per non diminuire troppo il NM (posso usare alimentazioni differenti)
- ▶ I circuiti ad elevata densità di integrazione e frequenza di funzionamento possono dissipare anche più di 100W

Già osservato nel caso dei due AND (rischio di non riconoscere più i valori high e low)


Consumo di potenza: sommario

Un circuito digitale presenta due contributi principali di potenza dissipata:

- ▶ **potenza statica** dissipata nel livello logico alto o basso (caso peggiore) considerato come situazione permanente
- ▶ **potenza dinamica** che l'alimentazione deve fornire per caricare e scaricare il condensatore C_L **Dipende dalla frequenza**

La potenza dinamica cresce linearmente con la frequenza: esisterà un valore di frequenza f^* per il quale i due contributi sono uguali

1. per $f < f^*$ si deve minimizzare la potenza statica
 2. per $f > f^*$ si deve minimizzare la potenza dinamica
- ▶ Per ridurre la potenza statica si devono impedire i percorsi conduttivi fra alimentazione e massa **Non vogliamo che scorra corrente**
 - ▶ Per ridurre la potenza dinamica si deve ridurre V_{DD} e le dimensioni dei transistori **Più l'area dei transistori è piccola, più la capacità diventa piccola (c'è una proporzionalità) o la Vdd**



Ultime due considerazioni

Prodotto consumo-ritardo

- ▶ Si vogliono realizzare circuiti che funzionano ad elevata velocità e bassa dissipazione di potenza **Richieste contrastanti**
- ▶ In generale la riduzione di V_{DD} e/o di I produce un degrado delle prestazioni
- ▶ Una figura di merito utile per confrontare diverse famiglie logiche è

$$PDP = P_D t_p \quad \text{Potenza x tempo = energia}$$

- ▶ Ha le dimensioni di una energia (joule): tanto più è piccolo tanto maggiori sono le prestazioni della famiglia
- ▶ Nel caso CMOS si ha

$$PDP = C_L V_{DD}^2 t_p$$

IL CMOS CONSUMA SOLO DURANTE LA TRANSIZIONE
↓
HA SOLO ENERGIA DINAMICA SPESA (tempi di propagazione)

- ▶ Se l'invertitore funziona alla massima velocità $f_{max} = 1/2t_p$ si ha

$$PDP = \frac{1}{2} C_L V_{DD}^2$$

- ▶ Si tratta dell'energia dissipata durante la carica e la scarica del condensatore C_L
- ▶ Il Prodotto consumo-ritardo è quindi l'energia dissipata dal NOT per realizzare ciascuna transizione dell'uscita
- ▶ Una figura di merito usata spesso per il progetto al posto di PDP è il prodotto ritardo-energia


$$EDP = \frac{1}{2} C_L V_{DD}^2 t_p$$

Quarta lezione

Andiamo a vedere come realizzare l'interruttore per un invertitore, che realizzeremo con un CMOS


Struttura del dispositivo

Transistore nMOS ad arricchimento



Struttura del dispositivo

Transistore nMOS ad arricchimento



► $L = 0.03 \div 1 \mu\text{m}$

► $W = 0.05 \div 100 \mu\text{m}$

► t_{ox} da 1 a 10nm

Di solito W è un po' più grande di L

Nota: in questo disegno il bulk è mostrato sotto, ma nelle applicazioni di nostro interesse appartiene alla stessa superficie degli altri terminali. Anche geometricamente parlando il disegno non è corretto perché le regioni di drain e source sono troppo grandi rispetto alla regione azzurra. L rappresenta la lunghezza di canale, W la larghezza: sono parametri che modificano poi la funzionalità del transistor. Sotto il gate c'è uno strato di ossido che connette il gate stesso con il bulk, funzionando da condensatore. **A noi interessa il fatto che mettere a contatto un materiale di tipo N con uno di tipo P genera una giunzione che funziona come un diodo (si formano due diodi parassiti, possono alterare il funzionamento del circuito: quando si forma lo strato di elettroni polarizzando il gate con un potenziale positivo e applichiamo una tensione drain source, generiamo un campo elettrico che trascina i portatori nel canale. I diodi parassiti fanno sì che venga a generarsi però una corrente molto intensa rispetto a quella generata normalmente dal CMOS). La corrente I_{ds} può essere modificata aumentando V_{ds} o V_{gs} . In un contesto digitale però non è di particolare rilievo, l'importante è distinguere lo stato di interruttore aperto o chiuso indipendentemente dall'intensità della corrente.** Nota: il bulk deve essere posto ad potenziale che faccia sì che quei diodi parassiti siano interdetti! In conduzione, a fronte di una piccola variazione di tensione, la corrente parassita della giunzione sarebbe molto forte. Il bulk deve essere messo a potenziale più basso possibile perché rappresenta l'anodo del diodo, e sappiamo che se il catodo è a potenziale maggiore dell'anodo il diodo è interdetto. Altra alternativa è quella di mettere in CC il source con il bulk.

Nel disegno di destra vediamo la vista frontale del dispositivo. Da questo disegno osserviamo una particolarità del transistor MOS, ovvero la simmetria del dispositivo (nel drogaggio, nelle dimensioni) ecc..


Come riconoscere quale dei due terminali è il drain? Per convenzione il drain è a potenziale più alto. Se durante il funzionamento del circuito i potenziali si invertono (di segno) cambiano anche il drain e il source (quindi il verso della corrente). Collegando il bulk al source metto il diodo parassita in interdizione (caduta di potenziale ai capi della giunzione nulla), il diodo di drain non ha zero ai suoi capi ma sarà ancora più in inversa rispetto all'altra giunzione. Abbiamo perciò ottenuto entrambe le giunzioni in inversa, abbiamo eliminato il problema dei diodi parassiti! Nota: è importante non andare troppo in inversa per non arrivare alla tensione di breakdown, per la quale si riscontrerebbero poi gli stessi problemi (si genera una corrente parassita). Nota: collegando il source e il bulk rompo la simmetria!

Questi dispositivi sono di segnale, non di potenza = consumano poca potenza!

Differenza tra PMOS e NMOS


La tecnologia MOS complementare (CMOS)

Complementare (sia Nmos che Pmos)




Sezione trasversale di un circuito integrato CMOS. Si osservi che il transistor PMOS è realizzato in una regione *n* separata, nota come tasca *n* (*n well*). Una possibile realizzazione alternativa utilizza un body di tipo *n* e realizza i dispositivi *n* in una tasca *p* (*p well*). Non sono mostrate le connessioni realizzate sul substrato di tipo *p* né sulla tasca *n*. Quest'ultima costituisce il substrato per il dispositivo a canale *p*.

Dispositivi che nascono su substrati opposti: sul substrato di tipo *p* costruisco direttamente un NMOS, mentre per costruire un PMOS dovrò generare un substrato *n* (nota: si genera così un diodo parassita). Al centro è posto un ossido che elimina interferenze tra i due MOS. Se li metto in serie impediscono un percorso conduttivo tra alimentazione e massa (quando uno è acceso l'altro è spento) = potenza statica nulla!



La rappresentazione senza freccia è tipica del digitale perché non mi dice quale sia il drain e il source (che abbiamo detto possono essere intercambiabili nell'utilizzo)

Il transistor nMOS



$$I_G = 0$$

$$I_D = -I_S$$

$$V_{Tn} > 0 \quad \text{Tensione di soglia positiva}$$

$$V_{GS} \leq V_{Tn} \quad (1)$$

V_{GS} sottosoglia

$$I_D = \begin{cases} 0 & V_{GS} \leq V_{Tn} \\ \frac{\beta_n}{2} [2(V_{GS} - V_{Tn})V_{DS} - V_{DS}^2] & V_{DS} < V_{GS} - V_{Tn} \\ \frac{\beta_n}{2} (V_{GS} - V_{Tn})^2 & V_{DS} \geq V_{GS} - V_{Tn} \end{cases} \quad (2)$$

$$V_{DS} \geq V_{GS} - V_{Tn} \quad (3)$$


1. sottosoglia
2. regione lineare (triode) Corrente cresce linearmente
3. regione di saturazione

Nota: definisco caratteristica di ingresso o uscita il rapporto tra corrente e tensione di ingresso (o uscita). Definisco transcaratteristica il rapporto tra corrente (o tensione) di ingresso con tensione (o corrente) di uscita

Il transistor nMOS

Caratteristiche di uscita ($V_{BS} = 0$)

Soglia a 0.4



Si notano le 2 regioni differenti: **saturazione = caratteristica piatta (conduttanza zero, resistenza infinita, transistor come generatore di corrente)**


Tratto lineare = comportamento da resistore (transresistore, valore di resistenza varia in base alla tensione che applichiamo sulla Vgs, resistenza variabile)

Man mano che V_{GS} cresce, la spaziatura tra le curve è quadratica! Si evince anche dall'espressione dell'equazione in saturazione. Ultima nota: in saturazione la caratteristica pende leggermente (effetto early), correggiamo l'espressione in zona di saturazione

$$\frac{\beta_n}{2} (V_{GS} - V_{Tn})^2 (1 + \lambda_n V_{DS}) \quad V_{DS} \geq V_{GS} - V_{Tn} \quad (3)$$


Il transistor nMOS

Transcaratteristiche: zona lineare ($V_{DS} = 100 \text{ mV}$)




Il transistor nMOS

Transcaratteristiche: zona di saturazione ($V_{DS} = 1.8 \text{ V}$)



STUDIO DEL PMOS

Il transistor pMOS



$$\begin{aligned} I_G &= 0 \\ I_S &= -I_D \\ V_{Tp} &< 0 \end{aligned}$$

$$-I_D = I_S = \begin{cases} 0 & V_{SG} \leq -V_{Tp} \quad (1) \\ \frac{\beta_p}{2} [2(V_{SG} + V_{Tp})V_{SD} - V_{SD}^2] & V_{SD} < V_{SG} + V_{Tp} \quad (2) \\ \frac{\beta_p}{2} (V_{SG} + V_{Tp})^2 (1 + \lambda_p V_{SD}) & V_{SD} \geq V_{SG} + V_{Tp} \quad (3) \end{cases}$$

1. sottosoglia
2. regione lineare (triode)
3. regione di saturazione

$$-I_D = I_S = \begin{cases} 0 & \text{Ricordarsi che è una } V_{gs} \text{ negativa in questo perché la } V_{tp} \text{ è sicuramente minore di 0} \\ \frac{\beta_p}{2} [2(V_{GS} - V_{Tp})V_{DS} - V_{DS}^2] & V_{DS} > V_{GS} - V_{Tp} \\ \frac{\beta_p}{2} (V_{GS} - V_{Tp})^2 (1 - \lambda_p V_{DS}) & V_{DS} \leq V_{GS} - V_{Tp} \end{cases} \quad V_{GS} \geq V_{Tp}$$

Equazioni analoghe al capo precedente, con la differenza che adesso la soglia è negativa.

Posso come nell'immagine sopra semplicemente invertire inversi delle disuguaglianze, anche in quel caso li i risultati rimangono uguali a quelle del NMOS

Particolarità del CMOS

Transistore MOS

- capacità dell'ossido

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad \left[\frac{F}{m^2} \right]$$

- parametro di transconduttanza

$$\begin{aligned} \beta'_i &= \mu_i C_{ox}, \quad i = n, p \quad \left[\frac{A}{V^2} \right] \\ \beta_i &= \beta'_i \left(\frac{W}{L} \right)_i, \quad i = n, p \\ \mu_p / \mu_n &\cong 0.25 \div 0.5 \end{aligned}$$

- tensione di soglia


$$V_{Tn} \cong |V_{Tp}| \quad [V] \quad (\text{es : } V_{Tn} = V_{Tn0} + \gamma_n [\sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f}])$$

- parametro di modulazione di lunghezza di canale

$$\lambda_p > \lambda_n \quad \lambda \sim \frac{1}{L} \quad \left[\frac{1}{V} \right]$$

Possiamo cambiare la corrente agendo sulla polarizzazione ma variando anche il fattore di forma. **Tra i due, l'NMOS è più efficiente del PMOS perché muove elettroni, e la loro mobilità è migliore di quella delle lacune.** Attraverso i fattori di forma possiamo calibrare quanta corrente far scorrere nel transistor.


Osservazione: R_{on} in zona lineare ($V_{DS} \ll V_{GS} - V_{Tn}$)



$$I_D \cong \beta_n [(V_{GS} - V_{Tn}) V_{DS}] \quad R_{on} = \frac{1}{\beta_n (V_{GS} - V_{Tn})} = \frac{R'_{on}(V_{GS})}{(W/L)_n}$$


Zona lineare = trascuriamo il termine quadratico
Il rapporto tra V_{ds}/I_{ds} mi da un valore di resistenza che definiamo R_{on} , resistenza che il dispositivo ha in zona lineare e che dipende da V_{gs} . A seconda della V_{gs} che abbiamo, la caratteristica pende in maniera diversa. Quello che interessa a noi è che il dispositivo in zona lineare si comporta come una resistenza. Pensando al beta, e raggruppando tutto ciò che non è fattore di forma (R'_{on}), osserviamo che tale valore dipende anche allora dal fattore di forma oltre che da V_{gs} (beta visto la pagina prima)


Osservazione: la R_{on} durante il transitorio




Abbiamo l'andamento di una tensione di ingresso. Se la tensione di ingresso è nulla, l'interruttore è aperto, quindi il condensatore è carico (è stato caricato precedentemente). L'invertitore ha ingresso basso, quindi uscita alta. Quando ho la commutazione la rete di pull down fa scaricare il condensatore. Sappiamo che la tensione ai capi del transistor deve essere equivalente a quella ai capi del condensatore, quindi sarà V_{ds} . La tensione V_{gs} però in questo momento è nulla

Osservazione: la R_{on} durante il transitorio





Non appena l'ingresso va a Vdd il transistor permette il passaggio di corrente, il punto di lavoro (pallino rosso) si porta nella caratteristica tensione corrente che corrisponde alla Vgs che vale Vdd. Adesso il transistor comincia a scaricare il condensatore, e mano a mano la tensione ai suoi capi cala. Si può osservare che dal momento che non cambio Vgs, la tensione Vds ai capi del condensatore calerà seguendo esattamente la forma della caratteristica (verde nel nostro caso)



Il tempo del transitorio è legato ad una costante di tempo tau, che coinvolge l'effetto reattivo (C) e la resistenza di chi sta effettuando la carica o scarica (R), solo che questa resistenza è difficile da conoscere perché è variabile in quasi tutto il transitorio (come si vede dalla caratteristica)

Vogliamo trovare **R**

Osservazione: la R_{on} durante il transitorio

- ▶ Per il calcolo della R_{on} si deve tenere conto che la corrente del MOST varia al variare della tensione di uscita
- ▶ Sono possibili diverse soluzioni
- ▶ Si utilizza l'espressione (anche semplificata) di $i(t)$ fornita dal modello
- ▶ Si calcola una resistenza media integrando il valore della resistenza (v/i) al variare della tensione e dividendo per l'intervallo di tensione di interesse $[V_1, V_2]$

$$R_{on} = \frac{1}{V_2 - V_1} \int_{V_1}^{V_2} \frac{v}{i(v)} dv$$

- ▶ Si utilizzano dei valori empirici

$$R_n = \frac{12.5}{(W/L)_n} \text{ k}\Omega \quad R_p = \frac{30}{(W/L)_p} \text{ k}\Omega$$

validi per diversi processi tecnologici (0.25μ, 0.18μ, 0.13μ)


Utilizzeremo approssimazioni empiriche che possono approssimare in maniera abbastanza precisa il valore di resistenza cercato. **Nota: importante osservare il fatto che c'è dipendenza dal fattore di forma**

Ora possiamo trattare più nel dettaglio un invertitore con interruttore MOS è un carico resistivo


Invertitore MOS con carico resistivo

L'invertitore MOS con carico resistivo

Usiamo solo un transistor Nmos



Per prima cosa dobbiamo trovare la caratteristica di trasferimento di questo invertitore. Per fare ciò si individuano le diverse regioni di funzionamento



Inseriamo nel grafico rappresentate il rapporto V_O/V_I la tensione di soglia V_{tn} : a destra della soglia il transistor è acceso, a sinistra è spento.

Tracciamo poi una retta in rosso: questa sta a rappresentare la linea di confine tra le due regioni in cui il transistor opera: quella di saturazione è quella lineare. L'equazione di tale retta è $V_O = V_I - V_{tn}$. Se V_O è maggiore di questa quantità (a sinistra della retta) il transistor è acceso saturo, al di sotto opero in regione lineare.

Come capisco se sono saturo o lineare: lo determino valutando il rapporto che c'è tra la V_{ds} e $V_{gs} - V_{tn}$. Essendo che V_{ds} coincide con V_O , diremo che è saturo per ogni valore in cui è maggiore di $V_I(V_{gs}) - V_{tn}$. Viceversa, quando la V_O è bassa, siamo in zona lineare.

- Sul piano $V_O(V_I)$ si identificano le diverse regioni di funzionamento del transistor MOS
- per $V_I \leq V_{Tn}$ il transistor è OFF
- per $V_O > V_I - V_{Tn}$ il transistor è ON saturo ($V_{Tn} \leq V_I \leq V_{IC}$)
- per $V_O < V_I - V_{Tn}$ il transistor è ON lineare ($V_{IC} \leq V_I \leq V_{DD}$)
- Scrivendo l'espressione della tensione di uscita

$$V_O = V_{DD} - R_D I_D$$

Vincolo del circuito

in ognuna delle regioni trovate si possono calcolare tutte le grandezze di interesse

Dov'è in quell'espressione il valore della tensione di ingresso V_i ? Dentro la corrente I_d ! Al variare della tensione di ingresso mi cambia la regione di funzionamento del transistor, e quindi anche la corrente I_d

Come faccio a ricavare l'andamento della curva? Scriviamo la relazione appena citata nelle 3 regioni di funzionamento e vediamo come evolve

1) $V_o = V_{DD} - R \cdot I_D$ $\rightarrow V_o = V_{DD} \rightarrow$ transistor OFF
(Dallo schema circuitale)
 V_i è dentro I_D (V_{GS})

2) $V_o = V_{DD} - \frac{\beta_n R}{2} (V_i - V_{tn})^2 \rightarrow$ I in zona saturazione

3) $V_o = V_{DD} - \frac{\beta_n R}{2} [2(V_i - V_{tn})V_o - V_o^2] \rightarrow$ I in zona triodo

Sostituiamo I_d con l'espressione della corrente della regione corrispondente

① **Nota:** in zona di saturazione si osserva facilmente che abbiamo ottenuto l'espressione di una parabola, direzionata verso il basso. L'intersezione tra la parabola e la retta (rossa) equivale al punto in cui $V_o = V_i - V_{tn}$ (indicato con C nel disegno). Se vogliamo trovare il valore di V_o sostituiamo nell'equazione in zona di saturazione $V_i - V_{tn}$ con V_o .

② **TROVO PUNTO C**

$$V_o = V_{DD} - \frac{R_D \cdot \beta_n}{2} V_o^2 \rightarrow \frac{\beta_n R_D}{2} V_o^2 + V_o - V_{DD} = 0$$
$$\rightarrow V_o = \frac{-1 \pm \sqrt{1 + \frac{4\beta_n R_D}{2} V_{DD}}}{\beta_n R_D} \quad \left(\begin{array}{l} \text{Scelgo la} \\ \text{soluzione} \\ \text{positiva} \end{array} \right)$$

In zona lineare abbiamo un'equazione di secondo grado, ③
risolvendola:

Regione lineare: $I_D = \frac{\beta_n}{2} [2(V_i - V_{tn})V_o - V_o^2]$

$$V_o = V_{DD} - \frac{\beta_n R_D}{2} [2(V_i - V_{tn})V_o - V_o^2]$$

$$V_o = (V_i - V_{tn}) + \frac{1}{\beta_n R_D} \pm \sqrt{(V_i - V_{tn})^2 + \frac{2(V_i - V_{tn})}{\beta_n R_D} - \frac{2V_{DD}}{R_D \beta_n} + \left(\frac{1}{\beta_n R_D}\right)^2}$$

(la soluzione è negativa, stiamo calcolando, non possiamo prenderla positiva)

④

Definiamo infine un punto D, ovvero il punto in cui V_i ha valore più alto (V_{DD}) e V_o il valore più basso (V_{OL}), calcoliamolo:

$$V_{OL} = V_{DD} - \frac{\beta_n R_D}{2} [2(V_{DD} - V_{tn})V_{OL} - V_{OL}^2]$$

$$V_{OL} = \frac{V_{DD}}{1 + \beta_n R_D (V_{DD} - V_{tn})} = \text{PUNTO D}$$

TRASCURABILI (sto tendendo a una tensione bassa, il suo quadrato è ancora più basso)


Osservazione sull'ultimo valore trovato:

1. Abbiamo ottenuto un'espressione in cui è presente il termine βn , che rappresenta un fattore di forma. Cosa vuol dire questo? Vuol dire che il valore logico basso lo possiamo decidere noi in base a come facciamo il progetto, a seconda del valore che scegliamo di W/L , otteniamo un valore diverso per V_{OL} (possiamo renderlo basso a seconda delle esigenze, più lo vogliamo basso, più il transistor deve essere grande). Definiamo questa proprietà **LOGICA A RAPPORTO** perché questi parametri vengono decisi da chi progetta fissando il rapporto di forma. → *VOL PROGRAMMABILE DAL FATTORE DI FORMA*

2. Per V_{DS} piccola il transistor diventa qualcosa che è assimilabile a un resistore R_{ON} (zona lineare). Di conseguenza, se ci troviamo in forte zona lineare, posso considerare il mio invertitore come piuttosto un partitore resistivo (modo immediato per ricavare il valore di V_O)

$$R_{ON} = \frac{V_{DS}}{I_D} = \frac{1}{\beta n (V_{DD} - V_{TN})}$$

VALORE della Resistenza data dal transistor in regione lineare



PARTITORE RESISTIVO

$$V_{OL} = V_{DD} \frac{R_{ON}}{R_{ON} + R_D} = \frac{1}{1 + R_D/R_{ON}}$$

Scriviamo V_{OL} del momento che siamo in forte regione lineare

$$\frac{1}{1 + R_D/R_{ON}}$$

OSSERVAZIONE ULTERIORE!


$$\frac{1}{1 + R_D/R_{ON}} = \frac{V_{DD}}{1 + \beta n R_D (V_{DD} - V_{TN})} = V_{OL}$$

Espressione partitore resistivo
(R_{ON} già scritto prima)

Espressione trovata per punto D

Questa relazione tocca dal momento che abbiamo trovato risultati: in forte regione lineare

Definiamo infine il **Margine di Immunità ai Disturbi**: per farlo troviamo V_{OH} minimo e V_{OL} max. Ci ricordiamo che per definizione erano i punti in cui la derivata della caratteristica era uguale a 1. Ci basterà perciò prendere allora le due equazioni (zona saturazione e zona lineare) ed eguagliare la derivata a 1



(H) Siamo in zona saturazione.

$$V_O = V_{DD} - \frac{\beta n R_D}{2} (V_I - V_{TN})^2$$

Per trovare le coordinate del punto H:

$$\frac{dV_O}{dV_I} = -\beta n R_D (V_I - V_{TN}) = -1 \rightarrow \text{ERA IL PUNTO IN CUI LA PENDENZA ERA UGUALE A -1}$$

$$\text{Allora: } V_I = V_{TN} + \frac{1}{\beta n R_D} \quad (V_{IL})$$

$$\textcircled{L} \quad V_O = V_{DD} - \frac{R_D \beta_n}{2} [2(V_i - V_{Tn})V_O - V_O^2]$$


$$\frac{dV_O}{dV_i} = -\beta_n R_D \left[V_O + (V_i - V_{Tn}) \frac{dV_O}{dV_i} - V_O \frac{dV_O}{dV_i} \right] = -\beta_n R_D [V_O - (V_i - V_{Tn}) + V_O] = -1$$

Ci riceviamo V_i in funzione di V_O , poi prendiamo l'espressione e la inseriamo nella prima equazione, e così troviamo il valore di V_O

$$\textcircled{*} \quad V_O|_{V_i=V_{IH}} = \sqrt{\frac{2}{3}} \sqrt{\frac{V_{DD}}{\beta_n R_D}}$$

$$\text{In sostanza } V_{IH} = V_{Tn} + 2V_O - \frac{1}{\beta_n R_D}$$

Ultimo parametro: **SOGLIA LOGICA** (intersezione tra bisettrice primo quadrante e caratteristica di trasferimento)



Margini di immunità

Siamo sicuramente in zona di saturazione

$$\begin{cases} V_O = V_i \\ V_O = V_{DD} - \frac{\beta_n R_D}{2} (V_i - V_{Tn})^2 \end{cases} \rightarrow \textcircled{M}$$

L'invertitore MOS con carico resistivo

La caratteristica VTC

$$V_{OH} = V_{DD}$$

$$V_{OL} = \frac{V_{DD}}{1 + R_D \beta_n (V_{DD} - V_{Tn})} \quad \text{DA PARTITORE RESISTIVO}$$

SOGLIA LOGICA

$$V_{TL} = V_{Tn} - \frac{1}{R_D \beta_n} + \sqrt{\left(\frac{1}{R_D \beta_n} \right)^2 + \frac{2(V_{DD} - V_{Tn})}{R_D \beta_n}}$$

MARGINI di IMMUNITÀ

$$V_{IL} = V_{Tn} + \frac{1}{R_D \beta_n}$$

$$V_{IH} = V_{Tn} + 1.63 \sqrt{\frac{V_{DD}}{R_D \beta_n} - \frac{1}{R_D \beta_n}}$$

PUNTO C

$$V_{IC} = V_{Tn} - \frac{1}{R_D \beta_n} + \sqrt{\frac{2V_{DD}}{R_D \beta_n} + \left(\frac{1}{R_D \beta_n} \right)^2}$$

$$V_{OC} = -\frac{1}{R_D \beta_n} + \sqrt{\frac{2V_{DD}}{R_D \beta_n} + \left(\frac{1}{R_D \beta_n} \right)^2}$$

Sommario delle espressioni trovate

Osservazioni



- ▶ Tutte le relazioni trovate dipendono da V_{DD} , V_{Tn} e $\beta_n R_D$ che rappresentano quindi i parametri di progetto
- ▶ La i_D è funzione di v_{GS} , v_{DS} , v_{BS} e dei parametri β'_n , V_{Tn} e W/L del dispositivo
- ▶ I valori delle tensioni sono limitati dalla scelta di V_{DD}
- ▶ La tecnologia fissa i valori di β'_n e V_{Tn}
- ▶ Per ottenere la funzione logica desiderata il progettista deve definire:
 1. la topologia del circuito
 2. i fattori di forma $S = W/L$ dei transistori presenti

L'invertitore MOS con carico resistivo ha una dinamica molto più veloce della carica, dal momento che questa avviene su un diodo positivo attivo (la resistenza va calando!)

Passiamo a vedere alcune **considerazioni dinamiche**

L'invertitore MOS con carico resistivo

Il comportamento dinamico





$$V_O(t) = V_{DD} - (V_{DD} - V_{OL})e^{-t/\tau} \quad \tau = R_D C_L$$

$$I_C = I_R \quad t_r = 2.2 R_D C_L \quad t_{pLH} = 0.69 R_D C_L$$

SCARICA: $E \cdot e^{-t/\tau}$
CARICA: $E - E e^{-t/\tau}$
 $E(1 - e^{-t/\tau})$

L'invertitore MOS con carico resistivo

Il comportamento dinamico




$$I_C = I_D - I_R \Rightarrow I_C \cong I_D$$

Ipotesi: $I_D \gg I_R$ per ogni V_O ad esclusione del caso $V_O \cong V_{OL}$

Se in zona lineare
 I_D dipende da V_{DS}
 $\rightarrow$ se V_{DS} decresce
 $\Downarrow$
 I_D decresce!

Quando l'ingresso commuta, il MOS non fa passare corrente, e quindi andrà a caricare il condensatore. Una volta finita la carica avremo che l'uscita sarà diventata alta. Tempi di commutazione riportati nella slide

Parto da una tensione di ingresso bassa (es. zero, transistor spento). Quando l'ingresso commuta a V_{DD} il transistor si accende (scorre corrente). Il condensatore inizia a scaricarsi sul transistor



Nota: c'è comunque una corrente che viene dal resistore R_d , che interferisce perché questo vorrebbe caricare il condensatore. Le cose funzionano perché una delle due parti domina sull'altra (la corrente che il transistor fa scorrere su di sé è molto più grande di quella che può erogare il resistore)

Quando MOS si accende:

Corrente di drain ritorna ad essere elevata finché il condensatore non è completamente scarico, è tutta la corrente di scarica del condensatore (condensatore si scarica)
Corrente del resistore diventa più grande Man mano che il condensatore si scarica

Nota: corrente di drain molto più grande di quella del resistore (approssimazione fatta prima abbastanza buona)

L'invertitore MOS con carico resistivo

Il comportamento dinamico

- Il calcolo di τ_{pHL} e t_f è complicato dal fatto che **il MOST cambia regione di funzionamento** durante il transitorio
- Si adotta l'ipotesi $I_D \gg I_R$
- Si indica $\Delta V = V_{DD} - V_{OL}$ e

$$R_{on} = \frac{1}{\beta_n(V_{DD} - V_{Tn})}$$

Approssimazione forte, in realtà quel valore cambia di continuo nel transitorio mentre noi lo supponiamo costante

- Si calcola


$$t_{pHL} = R_{on}C_L \left\{ \ln \left[4 \left(\frac{V_{DD} - V_{Tn}}{V_{DD} + V_{OL}} \right) - 1 \right] + \frac{2V_{Tn}}{V_{DD} - V_{Tn}} \right\}$$

$$t_f = R_{on}C_L \left\{ \ln \left[2 \left(\frac{V_{DD} - V_{Tn}}{V_{DD} - 0.9\Delta V} \right) - 1 \right] + 2 \frac{V_{Tn} - 0.1\Delta V}{V_{DD} - V_{Tn}} \right\}$$

- Si osserva che $t_{pLH} > 7t_{pHL}$ e $t_r > 10t_f$

L'invertitore MOS con carico resistivo

Il comportamento dinamico: risposta al gradino



Il transistor fa scorrere la corrente in maniera più elevata = transitorio più breve

Nota: il transitorio basso-alto (di scarica del condensatore) è molto più efficiente, veloce di quello alto-basso: questo perché la scarica del condensatore è data da un componente attivo, che la rende molto più veloce (resistenza variabile nel tempo). Si trova che è 7 volte circa più veloce

Invertitore CMOS

L'invertitore CMOS

L'invertitore CMOS si comporta in modo molto simile ad un invertitore ideale

Nell'Nmos con resistore c'era dipendenza dal fattore di forma

- $V_{OH} = V_{DD}$ e $V_{OL} = 0$ e quindi lo **swing logico è massimo**. I valori non dipendono dalle dimensioni (logica *ratioless*)
- I margini NM_L e NM_H sono massimi perché l'invertitore può essere progettato con una VTC simmetrica
- La **potenza statica dissipata è nulla** ($P_s = 0$) in entrambi gli stati logici: **non esiste un percorso in continua fra V_{DD} e 0**
- Esiste un percorso a bassa resistenza fra l'uscita e la massa o l'alimentazione garantendo che la tensione di uscita sia 0 o V_{DD} indipendentemente dai parametri dei dispositivi
- I dispositivi attivi di pull-up e pull-down assicurano la capacità di pilotaggio dei carichi esterni in entrambe le direzioni
- La resistenza di ingresso è infinita e quindi il FO statico non ha teoricamente limite
- Il FO dinamico è limitato per il crescere del carico capacitivo equivalente

Ogni volta che attacco qualcosa in uscita aggiungo una capacità di ingresso


Uno dei due transistori è sempre aperto

Non c'è corrente = potenza dissipata nulla


Adel S. Sedra, Kenneth C. Smith
Circuiti per la microelettronica
ESES

L'invertitore CMOS


Nell'invertitore CMOS il PU e PD sono costituiti da un unico transistor



Caratteristica VTC



Si compensano, per mantenere la stessa corrente, le due se aumenta $V_G = V_{in}$:
1) Nel PMOS diminuisce V_{GS} , deve aumentare V_{DS}
2) Nell'NMOS aumenta V_{GS} , deve diminuire V_{DS} .



Nota: le rette che impongono il vincolo di differenza tra lin e sat sono fondamentali per comprendere la caratteristica VTC

	Q_N	Q_P
A	OFF	LIN
B	SAT	LIN
C	SAT	SAT
D	LIN	SAT
E	LIN	OFF

VINCOLO IMPOSTO DAL CIRCUITO

$$I_{DN} = I_{SP}$$

Le correnti drain-source su i 2 transistori devono essere uguali

→ La tensione di uscita assume un valore di equilibrio relativo tra queste 2 correnti, e dalla V_i


Regioni di funzionamento:

NMOS: $V_{GS} < V_{TN} \rightarrow \text{OFF}$
 $V_{GS} > V_{TN}$ e $V_{DS} < V_{GS} - V_{TN} \rightarrow \text{LIN}$
 $V_{GS} > V_{TN}$ e $V_{DS} > V_{GS} - V_{TN} \rightarrow \text{SAT}$

PMOS: $V_{GS} = V_{in} - V_{DD}$
 $V_{in} - V_{DD} > V_{TP} \rightarrow \text{OFF}$ (V_{TP} è una quantità
negative, V_{GS} deve essere
minore di tale quantità)
 $V_{in} > V_{DD} + V_{TP}$

$V_{DS} > V_{GS} - V_{TP} \rightarrow \text{LIN}$
 $V_{out} - V_{DS} > V_{in} - V_{DD} - V_{TP}$
 $V_{in} < V_{out} + V_{TP}$

$V_{in} > V_{out} + V_{TP} \rightarrow \text{SAT}$



Regione A: $V_i < V_{tn}$

NMOS sicuramente spento, PMOS acceso. Più precisamente il PMOS è nella regione lineare perché ho una $V_{out} > V_i - V_{tp}$ (ho trovato sopra le condizioni per cui il transistor PMOS può essere in zona lineare o triodo, e dal grafico mi accorgo che la regione A è sopra la retta blu).

Questo vuol dire che P è disposto a fornire corrente in regione lineare, ma essendo il transistor N sotto spento impone che non scorra corrente (vincolo del circuito è $I_{dsn} = I_{dsp}$). Abbiamo $V_o = V_{dd}$, e quindi V_{sd} del transistor P è nulla (tensione che dovrebbe generare la corrente). Nel tratto A sono costante a V_{dd} . Nota: capiamo che dobbiamo essere in regione lineare anche dal fatto che l'espressione lineare è l'unica che dipende da V_{ds} (e che quindi può annullarlo).

Regione B:

Ora abbiamo entrambi i transistori accesi perché $V_i > V_{tn}$. Abbiamo ancora il PMOS in regione lineare, mentre l'NMOS è in regione di saturazione perché $V_o > V_i - V_{tn}$. Questo vuol dire che ora scorre corrente. Imponendo il vincolo di uguaglianza delle correnti (lineare del P = saturazione del N) si troverebbe l'equazione di un rapporto V_o/V_i a parabola verso il basso

Regione C:

Ho entrambi i MOS saturi, perché $V_o > V_i - V_{tn}$ (N) e $V_o < V_i - V_{tp}$ (P). Con lo stesso procedimento di prima, ottengo un tratto ripido, verso il basso

Regione D:

PMOS in saturazione, NMOS lineare. Come prima si ottiene un andamento parabolico, ma in verso opposto.

Regione E:

Situazione opposta rispetto ad A. La tensione di ingresso è alta, questo comporta NMOS acceso, quindi è disponibile a condurre corrente. Il fatto che V_i sia molto alta però fa sì che il P sia interdetto, perciò non consente il passaggio di corrente. In questo tratto $V_o = 0$ dal momento che $V_o = V_{ds}$ di n che è appunto nulla, dal momento che gli è impedito fare scorrere corrente.

Regioni: 1) $0 < V_{in} < V_{tn}$ } $V_{out} = V_{DD}$
 $V_{out} = V_{DD}$ } PMOS Lin. $\left\{ \begin{array}{l} \text{È acceso il pmos, si è creato il collegamento tra } V_{DD} \\ \text{e } V_{out} \end{array} \right.$
 NMOS OFF

2) In queste zone l'NMOS comincia a condurre e va in saturazione, comincia ad esserci caduta di tensione sul PMOS. NMOS conduce molto meno del PMOS

PMOS lineare } $V_{out} < V_{DD}$
 NMOS saturazione

3) Aumentando la V_{in} , porto entrambi i MOS in zona di saturazione (la caratteristica scende quasi linearmente)

PMOS SAT
 NMOS SAT

4) PMOS SAT } $V_{out} \rightarrow 0$
 NMOS LIN


5) PMOS OFF } $V_{out} = 0$
 NMOS LIN

In sostanza, più V_{in} aumenta, più il PMOS vedendosi aumentare la V_{GS} diventa meno conduttivo. Al contrario l'NMOS acquista conducibilità all'aumentare della V_{GS} , fino a che non si spegne il PMOS, e si inverte l'uscita

Nota: la caratteristica di trasferimento di questo invertitore si avvicina a quella ideale, infatti c'è un tratto centrale molto pendente (molto guadagno, proprietà rigenerativa) e uno swing logico massimo.

Nel tratto intermedio (da V_{tn} a $V_{DD} + V_{tp}$) c'è dissipazione di potenza perché in quelle regioni è permesso scorrimento di corrente = dissipazione di potenza (dinamica, statica è impossibile appunto).

Andamento della corrente:



Più il tratto centrale è pendente, più la cuspide che indica l'andamento della corrente è stretta. Il valore della corrente di picco si trova in regione C, quando V_i = soglia logica.

NOTA: Quando all'inizio il transistor n si accende è saturo. Più imponiamo V_i crescente, più questo transistor impone una quantità di corrente che deve scorrere maggiore, più vuole una V_{DS} maggiore. Ciò è giusto, è dato anche dal fatto che se si vuole più corrente, la V_{SD} del PMOS (che parte dalle zone triodo) deve aumentare, dal momento che gli sta diminuendo la V_{GS} .

Allora: V_i aumenta $\rightarrow$ NMOS vuole più corrente $\rightarrow$ PMOS deve aumentare $V_{SD} \rightarrow$ L'uscita V_{out} aumenta.

Apice della corrente quando entrambi sono in sat. Seguendo questa logica, al crescere di V_{in} , l'NMOS impone sempre più corrente, e quindi il PMOS che perde V_{GS} deve aumentare V_{SD} (fa calare il drain) fino a che $V_{out} = 0$ (e $V_i = V_{DD}$)

Sesta lezione

NOTA: In realtà dopo la SAT la corrente va calando perché V_{DS} dell'NMOS inizia a calare, facendolo entrare in zona triodo. Non appena il PMOS si spegne, la commutazione è completa.

Soglia logica

Valore per il quale $V_o = V_i$ (punto giace sulla bisettrice del primo quadrante)

1. Scrivo il vincolo del circuito (correnti uguali). Per trovare il valore di soglia logica V_{tl} devo imporre $V_o = V_i = V_{tl}$

$$\frac{\beta_n}{2} (V_{GS} - V_{TN})^2 = \frac{\beta_p}{2} (V_{DD} - V_i + V_{TP})^2$$

$\parallel$
 V_{SG}

2. Ottengo V_{tl}

$$\frac{\beta_n}{2} (V_{TL} - V_{TN})^2 = \frac{\beta_p}{2} (V_{DD} - V_{TL} + V_{TP})^2 \rightarrow V_{TL} - V_{TN} = \pm \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} - V_{TL} + V_{TP})$$

$$V_{TL} = \frac{V_{TN} + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{TP})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

dobbiamo decidere il valore del segno:
 $V_i - V_{TN}$ deve essere una quantità positiva perché i transistori sono accesi, il segno è "+"

($V_i - V_{TN} \rightarrow V_{TL} - V_{TN} > 0$, così non fosse un transistoro sarebbe spento)

Nota 1: abbiamo usato le equazioni semplificate per la corrente in saturazione, abbiamo quindi supposto una caratteristica dal tratto verticale (non c'è il termine che indica la leggera pendenza durante la saturazione). Inserendo il termine che ho trascurato, comparirebbe anche una relazione con tensione di uscita (non solo più quella di ingresso V_{tl})

Nota 2: il valore di V_{tl} dipende dalla tensione di alimentazione, dai beta e dalle tensioni di soglia. Con una tecnologia che ci permette di avere le tensioni di soglia uguali in modulo, allora la soglia logica diventa $V_{dd}/2$! (Il rapporto tra 'beta p/beta n' = 1).

$$\begin{aligned} 1) \quad V_{TN} &= -V_{TP} \\ 2) \quad \sqrt{\beta_p/\beta_n} &= 1 \end{aligned} \rightarrow \frac{V_{TN} + V_{DD} - V_{TN}}{1 + 1} = \frac{V_{DD}}{2}$$

Tendenzialmente io però non ho i beta uguali. Questo però non è un problema in quanto il rapporto dei beta dipende dal rapporto dei fattori di forma (che decidiamo noi). Questo consente di porre la tensione di soglia (del p o del n) dove ci fa comodo. Se $\beta_p > \beta_n$ stiamo spostando V_{tl} verso V_{dd} , se il rapporto è uguale a 1 abbiamo $V_{tl} = V_{dd}/2$, se il rapporto è negativo V_{tl} va verso lo zero.

→ se $\beta_n \gg \beta_p$, servono tensioni più basse per N. Se $\beta_p \gg \beta_n$, servono tensioni più alte per N

Per far sì che $\frac{\beta_P}{\beta_N} = 1 \Rightarrow \beta_P = \beta_N$

$$\frac{\beta_P}{\beta_N} = \frac{\mu_P C_{ox} W_P L_n}{L_P \mu_n C_{ox} W_n} = 1$$

In generale, chi fa il progetto digitale sceglie la L più piccola possibile
 $L_n = L_p = L_{min}$

$\beta = \left(\frac{W}{L}\right) \mu$
 se $\frac{\beta_N}{\beta_P} = 1$ e $\mu_n > \mu_p$
 Allora $\left(\frac{W}{L}\right)_P > \left(\frac{W}{L}\right)_N$

Rimane: $\frac{W_P}{W_n} = \frac{\mu_n}{\mu_P} \approx 2,5 / 3 \Rightarrow$

Mobilità degli elettroni
Mobilità delle lacune


Nota: si osserva che la mobilità degli elettroni è maggiore di quella delle lacune. Ne deduciamo che per avere il vincolo dei beta uguali devo scegliere i fattori di forma in modo che il transistor P sia più grande del N, tipicamente 3 o 4 volte più grande. Questo appunto perché il P muove lacune, e a parità di tensione applicate per muovere la stessa corrente deve essere più grosso. Solo con i beta uguali otteniamo una soglia logica a $V_{DD}/2$.

Abbiamo ottenuto un invertitore con swing logico massimo, la soglia logica a $V_{DD}/2$, margini di immunità ai disturbi più grandi possibili e simmetrici, quasi un invertitore ideale.


Ultima nota: essendo il rapporto dei beta sotto radice quadrata, la soglia logica è abbastanza robusta a variazioni di tale rapporto. Questo perché non c'è una relazione lineare, ma una non linearità leggera data dalla radice. Quindi anche se il rapporto non è 1 non sarà troppo un problema perché la differenza da 1 verrà "attenuata" dalla radice.

L'invertitore CMOS

Dipendenza di V_{TL} dal fattore di forma



L'invertitore CMOS



La caratteristica di trasferimento in tensione dell'invertitore CMOS quando Q_N e Q_P sono



uguali.

Effetti reattivi (parte dinamica)

Supponiamo che tutti gli effetti reattivi siano concentrati sul condensatore nel nodo di uscita

L'invertitore CMOS

Il comportamento dinamico



Caso iniziale: $V_i = 0$, quindi abbiamo Q_n spento, e uscita a V_{DD} . La commutazione dell'ingresso la supponiamo istantanea, quindi si innesca un transitorio di commutazione dell'uscita, che da alta passa a bassa. La carica immagazzinata nel condensatore C si scarica verso massa attraverso Q_n .

Nel caso di commutazione dell'ingresso da alto a basso, Q_n si spegne e Q_p carica il condensatore attraverso la tensione di alimentazione, la tensione di uscita risale fino ad arrivare a V_{DD}

Nota 1: i due transistori sono asimmetrici, ce n'è uno più lento dell'altro perché a parità di tensioni applicate il P fornisce una corrente più debole. Cambiando però i fattori di forma potresti rendere i due transistori simmetrici.


Nota 2: concentriamoci sul transitorio di scarica. Q_n è acceso, Q_p lo ignoriamo perché spento. Q_n è acceso con una corrente che deve scaricare il condensatore. Il problema è che la corrente di scarica non è costante, questo perché V_{ds} nel transitorio cambia passando da V_{DD} a 0. Il fatto che questa tensione cali mi fa inoltre cambiare la regione di funzionamento del transistor: inizialmente è in zona di saturazione, per poi passare in zona lineare ($V_o > V_i - V_{tn}$ all'inizio, ma calando V_o diventa $V_o < V_i - V_{tn}$).

Per comprendere il valore di corrente che viene fatta circolare da Q_n possiamo fare una stima attraverso un valor medio. Una volta ottenuta tale corrente, possiamo stimare anche il tempo di commutazione high-low (fino alla soglia logica)

► Un modo per stimare t_{pHL} è calcolare I_{av} , valore medio della corrente erogata da Q_n

$$I = \frac{dQ}{dt} \quad I_{av} t_{pHL} = C[V_{DD} - V_{DD}/2] \Rightarrow t_{pHL} = \frac{CV_{DD}}{2I_{av}}$$

$$\frac{dQ}{dt} \cdot t = C \cdot V \rightarrow \text{di fatto non cambia nulla}$$



Per trovare la corrente

Definiamo la corrente media come qui mostrato

- La corrente media è

$$I_{av} = \frac{1}{2}[i_D(E) + i_D(M)]$$

- Nei due punti considerati

E ed M sono i punti indicati in figura

Saturazione $i_D(E) = \frac{\beta_n}{2}(V_{DD} - V_{Tn})^2$

Lineare $i_D(M) = \frac{\beta_n}{2}[2(V_{DD} - V_{Tn})V_{DD} - V_{DD}^2]$

- Combinando le equazioni precedenti

$$t_{pHL} = \frac{\alpha_n C}{\beta_n V_{DD}}$$

$$\alpha_n = \frac{2}{\frac{7}{4} - \frac{3V_{Tn}}{V_{DD}} + \left(\frac{V_{Tn}}{V_{DD}}\right)^2}$$

- Con procedimento analogo si ricava la stima del tempo t_{pLH}

$$t_{pLH} = \frac{\alpha_p C}{\beta_p V_{DD}}$$

$$\alpha_p = \frac{2}{\frac{7}{4} + \frac{3V_{Tp}}{V_{DD}} + \left(\frac{V_{Tp}}{V_{DD}}\right)^2}$$

- Il ritardo di propagazione t_p è il valore medio

$$t_p = \frac{t_{pHL} + t_{pLH}}{2}$$

Tempo di commutazione low-high

Vediamo adesso un altro approccio che tenderemo ad usare di più, molto approssimato ma efficace

L'invertitore CMOS

Il comportamento dinamico: approccio alternativo


- Si suppone che la risposta sia influenzata da una sola capacità C_L che rappresenta tutte le capacità parassite e di carico connesse al nodo di uscita
- Una approssimazione del tempo di propagazione t_p si può trovare con il semplice modello a interruttore in cui l'ingresso commuta istantaneamente
- Con le ipotesi fatte l'evoluzione del sistema è quella di un tipico sistema RC

Ciò vuol dire che posso stimare il valore di resistenze equivalenti

$$t_p = \frac{t_{pHL} + t_{pLH}}{2} = 0.69 C_L \frac{R_n + R_p}{2}$$

- Nella realtà è necessario applicare tecniche che consentano di stimare con precisione il valore di C_L e di R_{on}
- Si utilizzano spesso dei valori empirici

$$R_n = \frac{12.5}{(W/L)_n} \text{ k}\Omega \quad R_p = \frac{30}{(W/L)_p} \text{ k}\Omega$$



Circuiti equivalenti per determinare i ritardi di propagazione (a) t_{pHL} e (b) t_{pLH} dell'invertitore.

Le situazione di carica e scarica sono modellate con questi resistori ai quali abbiamo dato il valore


I transistori che vedremo lì pensiamo ottenuti attraverso un resistore equivalente

Logiche CMOS

Schemi elettrici della funzioni logiche

Struttura della logica CMOS

- ▶ Un circuito logico CMOS è una generalizzazione del NOT
- ▶ Le porte logiche CMOS sono formate da due reti
 - ▶ la rete di pull-down (PDN) costituita da transistori nMOS
 - ▶ la rete di pull-up (PU) costituita da transistori pMOS




In generale ci sono reti di transistori. Le due reti sono fatte in modo tale che quando una è attiva, l'altra è interdetto

Rappresentazione di una porta logica CMOS a tre ingressi. La PUN comprende transistori PMOS e la PDN comprende transistori NMOS.

Esempi di reti Pull-Down

Costruisco ciò che mi viene chiesto e poi nego tutta la costruzione



- ▶ Le due reti sono comandate dagli ingressi in modo complementare
- ▶ Poiché la rete PD è formata da transistori nMOS essa è attiva (cioè conduce) quando gli ingressi sono alti per determinare una uscita bassa $Y = 0$ ($\Rightarrow$ pull-down)
- ▶ Poiché la rete PU è formata da transistori pMOS essa è attiva (cioè conduce) quando gli ingressi sono bassi per determinare una uscita alta $Y = 1$ ($\Rightarrow$ pull-up)
- ▶ Le reti non sono mai attive simultaneamente (in condizioni statiche)
- ▶ Con riferimento allo stato di conduzione (flusso di corrente) entrambe le reti utilizzano dispositivi
 1. in parallelo per formare una funzione OR
 2. in serie per formare una funzione AND

OR = PARALLELO : creo due passaggi possibili per andare dall'alimentazione all'uscita o dall'uscita verso la massa

AND = SERIE : i dispositivi devono essere funzionanti entrambi contemporaneamente, la serie mi permette di verificarlo

Schema A: abbiamo un parallelo, quindi sarà un OR, ma essendo una rete di pull down, neghiamo l'uscita (se c'è un percorso conduttivo vuol dire che il condensatore sul nodo di uscita si sta scaricando verso massa, a fine del transistorio l'uscita sarà bassa)


Schema B: entrambi devono essere accesi

Schema C: o A acceso, o insieme B e C

La scarica più veloce avviene nel primo caso rispetto al secondo per il fatto che nel primo caso la costante di tempo della scarica è data da un solo resistore, nel secondo caso da due (costante più grande implica maggior tempo di scarica, transistorio più lento)

Esempi di reti Pull-Up

Costruisco ciò che mi viene chiesto e poi nego tutte le variabili




Schema A: l'uscita è alta quando almeno un ingresso è basso (PMOS), quindi avremo che A e B dovranno essere negati in parallelo (OR) per avere un uscita alta

Schema B: sono in serie, entrambi devono essere bassi (negati) per avere uscita alta

Schema C: transistore A basso o contemporaneamente B e C

COMPONIAMO UN NOR



Devo costruire una rete di PD e una di PU. Devono funzionare solo una alla volta (altrimenti non è CMOS). Stessi ingressi per la rete di PU e di PD. Una realizza l'uscita Y , l'altra Y negato.

Y negato sarà dato da A OR B , dal momento che basta un percorso conduttivo per portare bassa l'uscita. La rete di PU sarà duale, infatti realizza A negato AND B negato, ovvero devo avere sia A che B in serie negate per poter creare percorso conduttivo e portare l'uscita alta.


Perché sono così disposti? Se A e B sono bassi elettricamente sono zero, vuol dire che Q_{NA} e Q_{NB} sono elettricamente spenti, le rete di PD non è attiva. Sono accesi invece sia Q_{PA} che Q_{PB} , quindi l'uscita va alta.

Se solo A o B è alto la rete di PD è ON, mentre sopra uno dei due transistori è interdetto (uscita bassa).

Se entrambi alti, caso analogo a prima.

Esempio rete complessa

$$Y = \overline{A(B + CD)}$$



Abbiamo una rete complessa a 4 ingressi

Come ricostruire la rete: il metodo di analisi migliore è leggere la parte N e negarla, è il modo più immediato per ricostruire la funzione logica.


Nota: le due reti di PU e PD devono essere duali: sintetizzo la parte N in logica negata. Lo schema P è il duale di quello N: ciò che prima era in serie ora va in parallelo e ciò che prima era in parallelo ora va in serie.

In questo caso, mentre su N ho che A è in serie al parallelo di B con C e D, sopra avrò A sicuramente in parallelo. A sarà in parallelo alla serie tra B e C/D, ma C e D saranno in parallelo visto che in N erano in serie.

Esempio XOR

uscita ALTA
rete di PU

$$Y = A\bar{B} + \bar{A}B$$



Attenzione! Questa sintesi non è sviluppata con il metodo precedentemente usato. Mentre prima gli ingressi erano solo veri, adesso usiamo anche ingressi negati.


Metodi di sintesi

- ▶ La rete di PD può essere sintetizzata direttamente dalla espressione di $\bar{Y}$ come funzione delle variabili in forma vera
- ▶ Se nella espressione compaiono variabili in forma negata sono necessari invertitori aggiuntivi
- ▶ La rete di PU può essere sintetizzata direttamente dalla espressione di Y come funzione delle variabili in forma negata e quindi applicando segnali non negati ai gate dei pMOS
- ▶ Se nella espressione compaiono variabili in forma vera sono necessari invertitori aggiuntivi **Come nel caso dello XOR**
- ▶ La rete di PD può essere ottenuta da quella di PU (e viceversa) utilizzando la proprietà di dualità

per negare
gli ingressi

Settima lezione

Torniamo all'esempio dello XOR: abbiamo detto che la rete di PU implementa la funzione vera (la Y), perciò scriviamo la funzione così come per definizione è lo XOR ovvero il parallelo di due serie tra A e B negato e viceversa.
Con una sintesi costruita in maniera canonica (metodo visto le slide sopra) mi aspetto la seguente rete:



La duale sarà:


Se prima A negato era in serie a B, ora inizio inserendo A negato in parallelo a B. Stessa cosa poi faccio A e B negato.

Così costruita la rete va bene, ma è un po' complessa. Vediamo come è stata costruita sulla slide attraverso le semplificazioni delle leggi di De Morgan

$$\begin{aligned}\bar{Y} &= \overline{\bar{A}B + A\bar{B}} \\ &= \overline{\bar{A}B} \cdot \overline{A\bar{B}} = \\ &= (A + \bar{B}) \cdot (\bar{A} + B)\end{aligned}$$

$$\begin{aligned}\overline{\bar{A}B} &= \bar{\bar{A}} \cdot \bar{B} \quad (\text{Legge di de Morgan}) \\ A + B &= \overline{\bar{A} \cdot \bar{B}}\end{aligned}$$

Abbiamo un AND quindi una serie tra due paralleli, ovvero i due OR (come ciò che abbiamo illustrato noi seguendo il metodo canonico) È proprio ciò che abbiamo seguendo il metodo canonico.



Sulle slide però è stata rappresentata una logica più semplice, ricavata dall'ultima espressione

$$(A + \bar{B}) \cdot (\bar{A} + B) = \bar{A}\bar{A} + BA + B\bar{A} + \bar{B}B$$

Espressione sulla slide

Rete di PD equivale alla
forma negata di Y, e perciò intesa quando è attiva
quella di PU, e quando è attiva lei crea percorso tra
uscita e masse (quindi A=1, B=1 o A=0, B=0)

Nota: una differenza grossa dagli schemi già visti è che qua i transistori sono pilotati anche dai segnali negati! Di quanti transistori ho bisogno per generare uno XOR? sicuramente 8, perché 8 sono gli ingressi della rete, ma poi devo tenere conto che dovrò costruire anche un invertitore per avere gli ingressi negati, e dal momento che nello XOR ho 4 ingressi negati mi serviranno almeno altri 4 transistori (che mi formino invertitore) così che in totale per uno XOR io debba usare 12 transistori

Dimensionamento dei transistori

Caso dell'invertitore

Criterio geometrico: voglio che i transistori siano identici. Per fare ciò devo giocare con le proporzioni, e mi uscirà un transistor p che è 2 volte il transistor n

- ▶ Nel caso dell'invertitore, ponendo $(W/L)_n = n$ e $(W/L)_p = p$ si possono fare diverse scelte
 1. $p = (\mu_n/\mu_p)n$ progettazione simmetrica Transistore p ed n devono fornire la stessa corrente (μ_n/μ_p circa 3/4))
 2. $p = 2n$ progettazione quasi simmetrica (compromesso)
 3. $p = n$ progettazione ad area minima Per una produzione massiva faccio tutto al minimo ed uso gli stessi fattori di forma (p è svantaggiato), però riduco le dimensioni dei transistori lasciandoli tutti al minimo
- ▶ Per lavorare ad area minima si sceglie $L = L_{min}$ e $n \in [1, 1.5]$
- ▶ La scelta di p rispetto a n influenza il margine di rumore e t_{pLH} Fattori di forma influenzano anche la posizione della soglia logica (visto nell'invertitore CMOS)
- ▶ Equalizzare t_{pHL} e t_{pLH} è possibile ma il loro valore cresce
- ▶ In generale aumentare n e p per ridurre t_p comporta l'aumento delle capacità parassite e quindi di C_L (effetto di self-loading)

Aumentare la dimensione
↓
aumenta la corrente
↓
aumenta l'effetto resistivo

• Nella progettazione simmetrica, con un $P > N$, i due dispositivi forniscono la stessa corrente a parità di V_{GS} e V_{DS} . Se non c'è un dimensionamento adeguato, il P ha bisogno di maggiori V_{GS} e V_{DS} per erogare tale corrente

Dimensionamento dei transistori dei circuiti digitali CMOS

Il caso di una porta logica generica

- ▶ Definito il circuito CMOS che realizza la funzione logica, nella pratica restano da fissare i rapporti (W/L) di tutti i dispositivi
- ▶ La scelta è solitamente fatta in modo che la rete di PU abbia una corrente almeno uguale a quella della rete di PD
- ▶ In questo modo si garantisce un ritardo di caso peggiore pari a quello dell'invertitore base (simmetrico)
- ▶ Per determinare il caso peggiore si individuano le combinazioni degli ingressi che forniscono la corrente più bassa cioè che realizzano la resistenza più elevata verso l'uscita Più è elevata la resistenza equivalente del PD o PU, più la corrente è ostacolata
- ▶ Si trova il rapporto W/L equivalente di una rete di transistori MOS ricordando che la R_{on} è inversamente proporzionale a W/L

Nell'approssimazione che abbiamo deciso di adottare che la nostra resistenza equivale a una costante/fattore di forma, quindi più grande è il fattore di forma, più piccola sarà la resistenza equivalente, meno tempo impiego per fare la transizione alto-basso o basso-alto

Dimensionamento dei transistori dei circuiti digitali CMOS

Durante la carica, se $(\mu_p/\mu_n)p > (\mu_n/\mu_p)n$, vuol dire che la rete di PU fa scorrere una corrente maggiore di quella di PD $\Rightarrow$ Reg $W <$ Reg PD $\Rightarrow \tau_{PU} < \tau_{PD}$
carica scarica

- ▶ Se un certo numero di transistori MOS con fattori di forma $(W/L)_1, (W/L)_2, \dots$ sono collegati in serie

$$\begin{aligned} R_{ser} &= R_1 + R_2 + \dots \\ &= \frac{\text{costante}}{(W/L)_1} + \frac{\text{costante}}{(W/L)_2} + \dots \\ &= \text{costante} \left[\frac{1}{(W/L)_1} + \frac{1}{(W/L)_2} + \dots \right] \\ &= \frac{\text{costante}}{(W/L)_{eq}} \end{aligned}$$

$$\rightarrow (W/L)_{eq} = \frac{\text{cost}}{R_{ser}} = \frac{\text{cost}}{\frac{\text{cost}}{W/L_1} + \frac{\text{cost}}{W/L_2} + \dots} = \frac{\text{cost}}{\text{cost} \left(\frac{1}{W/L_1} + \frac{1}{W/L_2} + \dots \right)}$$

Differenza tra fattore di forma equivalente nel caso serie e parallelo

- ▶ L'espressione per il collegamento serie è quindi

$$(W/L)_{eq} = \frac{1}{\frac{1}{(W/L)_1} + \frac{1}{(W/L)_2} + \dots}$$

- ▶ In modo equivalente nel caso di collegamento parallelo

$$(W/L)_{eq} = (W/L)_1 + (W/L)_2 + \dots$$

$$\text{cost} \left(\frac{1}{R_1} + \frac{1}{R_2} + \dots \right) = \frac{W/L_1}{\text{cost}} + \frac{W/L_2}{\text{cost}} + \dots = \frac{W/L_1 + W/L_2}{\text{cost}}$$


Nota: se si pensa alla rete di PD, con 2 transistori N in parallelo abbiamo che la scarica viene favorita perché è presente una corrente doppia che svolge il valorò di scarica (di due transistori). Quindi configurazione in parallelo è più veloce, ciò vuol dire anche tau più piccolo, e a parità di capacità il tau è più piccolo quanto è più piccola la R, e la R è più piccola quando il fattore di forma (equivalente) a denominatore è grande. Se viceversa li abbiamo in serie il fatto che i transistori siano 2 è un ostacolo, c'è una resistenza equivalente più grande con tutto quello che ne consegue

Esempio

$$cost \left[\frac{1}{x} + \frac{1}{y} \right] = \frac{y+x}{xy} \quad cost = R \rightarrow \frac{cost}{R} = \frac{xy}{y+x} = weq^{-1}$$


Dimensionamento dei transistori dei circuiti digitali CMOS

Esempio



L'appropriato dimensionamento dei transistori per una porta NOR a quattro ingressi. Si noti che *n* e *p* denotano, rispettivamente, i rapporti W/L di *Q_N* e *Q_P* dell'invertitore di base.

Consideriamo questo schema con 4 ingressi. La funzione logica realizzata è un NOR. Ci chiediamo come dobbiamo dimensionare i transistori della rete per fare in modo che questi ci diano la caratteristica di un classico invertitore CMOS con un transistore N e un transistore P. Bisogna prima individuare la situazione di caso peggiore. Nella rete di PU il caso peggiore è il caso in cui tutti gli ingressi siano bassi (unico modo per avere un percorso conduttivo tra alimentazione e uscita). Per la rete di PD il caso peggiore è quando uno solo è attivo (per via del parallelo). Il dimensionamento va fatto tenendo conto di queste considerazioni. Come dimensiono: dovrò fare in modo che i fattori di forma N e della rete equivalente PU abbiamo lo stesso fattore di forma, perciò otterrò un fattore di forma 4 volte quello che sarebbe un P classico. L'idea è rendere sufficientemente veloce la rete logica anche nel caso peggiore, e se poi non si verifica la rete andrà anche più veloce.




Anche in questo caso, avendo 4 transistori in serie, devo porre un fattore di forma equivalente a 4N (analogo a prima) dal momento che solo così ottengo un fattore di forma equivalente adatto a generare un Ron dell'invertitore come desidero.

$$F_{RON} = 1$$

Esempio

$$Y = A + B(C + D)$$



Nota: perché A nella fede di PU l'ho messo nel nodo di uscita? Logicamente non cambia niente, ma elettricamente c'è una grande differenza che vediamo tra poco

Anche in questo caso individuiamo la situazione di caso peggiore:

Rete di PD = B attivo insieme a C o D (2 transistori accesi). Essendo due transistori in serie, li dimensiono $2N$.

$$n \Rightarrow \frac{1}{\frac{1}{2n} + \frac{1}{2n}} = \frac{1}{\frac{2}{2n}} = \frac{2n}{2} = n$$

L'altro lo dimensiono N perché se solo lui attivo a fare il percorso conduttivo, sarà come l'invertitore canonico

Rete di PU = caso peggiore quando ho la serie di transistori A C D. Analogamente a prima il fattore di forma che assegnerò a tali transistori sarà 3P.

Quanto riguarda il transistor B: essendo il transistor pilotato da A già dimensionato a 3P, ragioniamo nel seguente modo:


Dimensioniamo il transistor B: $\frac{1}{\frac{1}{3\beta} + \frac{1}{X}} = P \Rightarrow 1 = P \left(\frac{1}{3\beta} + \frac{1}{X} \right)$

$$\frac{1}{p} = \frac{1}{3p} + \frac{1}{x} \rightarrow \frac{1}{p} - \frac{1}{3p} = \frac{1}{x} \rightarrow \frac{3-1}{3p} = \frac{1}{x} \rightarrow \frac{2}{3p} = \frac{1}{x} \rightarrow x = \frac{3p}{2}$$

Considerazioni dinamiche sulle logiche CMOS

Osservazione

Stima della capacità di carico C_L : effetto Miller




La moltiplicazione di Miller della capacità di retroazione C_{gd1} .

Osservazione

Stima della capacità di carico C_L : principali componenti

Genera effetti reattivi



Circuito per l'analisi del ritardo di propagazione dell'invertitore formato da Q_1 e Q_2 , che pilota un invertitore simile formato da Q_3 e Q_4 .

$$C_L = 2C_{gd1} + 2C_{gd2} + C_{db1} + C_{db2} + C_w + C_{g3} + C_{g4} = C_o + C_w + C_i$$

L'effetto Miller ci dice semplicemente che se abbiamo un effetto reattivo tra gate e drain, difatto questo si può leggere come lo schema di destra, con capacità equivalenti a $2C$.

Questo vuol dire che l'effetto reattivo è grande il doppio sia in ingresso che in uscita (situazione più comoda da trattare).

Nota: in generale tutte le volte che si ha un nodo dobbiamo supporre che tra questo e la massa (o riferentò che sia) ci sia almeno un effetto reattivo per via di come è fatto il dispositivo.

Esempio con 2 invertitori CMOS in cascata. In azzurro sono indicati tutti gli effetti reattivi equivalenti. Gli effetti reattivi C_{db} sono dati dalle giunzioni che generano piccole capacità all'interno del transistor (effetti reattivi delle giunzioni = effetti reattivi del diodo). (C_{gd} = capacità gate drain, C_{db} = drain bulk)

L'effetto reattivo associato al source è come se non ci fosse perché tra due potenziali costanti. Quindi le capacità rilevanti qua sono quelle di drain che possono essere divise sia tra quelle di ingresso che tra quelle di uscita. La C_L che andiamo ad indicare nello schema riassume tutti gli effetti reattivi che sono presenti dal nodo di uscita dell'invertitore al riferimento. Quindi:

I primi due condensatori che compongono la C_L sono quindi quelli equivalenti di Miller dell'ingresso con valore doppio (C_{gd}), poi ci sono le capacità di giunzione del diodo parassita (C_{db}), poi c'è la pista di collegamento tra l'uscita dell'invertitore e l'ingresso di un gate successivo (che adesso abbiamo indicato a massa, C_w). A questo punto sono all'ingresso del secondo invertitore che avrà una C_{gd} , che vedrò però solo in ingresso. La mia C_L quindi è formata da questi contributi.

Di questa somma di contributi, i primi 4 sono tutti associati al modo di uscita dell'invertitore e derivano dall'invertitore stesso, e lui che da il contributo capacitivo. Poi la C_w è quella che può essere esterna all'investitore (effetto reattivo di un cavo che collega due gate). Infine la C_i che dipende dalle caratteristiche di ingresso dello stadio successivo che sto pilotando

Effetti del FI e FO su t_p

$$C_L = C_o + C_w + C_i$$

- ▶ Aggiungere un ingresso ad una porta logica CMOS comporta l'aggiunta di due transistori **Uno PU, uno PD per come si costruiscono le logiche CMOS**
- ▶ L'aggiunta di un transistor produce un aumento dell'area occupata e della capacità effettiva totale del gate $\Rightarrow$ aumento di t_p
- ▶ L'incremento di t_p con il FI impone un limite superiore a questo valore (es. 4) **Più cresce la C_L , più il gate diventa lento**
- ▶ Quando servono più ingressi si deve realizzare la funzione logica su più livelli con porte che non abbiano più di 4 ingressi
- ▶ Questo significa più stadi in cascata e un aumento del ritardo, di solito inferiore a quello dovuto all'incremento del FI
- ▶ Un incremento del FO aumenta la capacità di carico C_L e quindi il ritardo di propagazione **(A PARITÀ DI FAN IN)**

Vorrebbe dire un'altra C.T.


Al massimo 4 ingressi (4 transistori) per rete (di PU e PD)

Neppure il ritardo di un gate in cascata giustifica ora quello del FI.

Nota importante: dal punto di vista logico avere più livelli genera più ritardo, perciò si preferisce generare una rete possibilmente su un unico livello piuttosto che costruirla su più livelli. Ciò però è corretto solo se si trascura il funzionamento elettrico dal momento che per quanto appena detto un Fan In troppo elevato porta ad effetti reattivi troppo importanti e compromettenti per il funzionamento della rete

Effetti del FI e FO su t_p

Esempio: OR a 6 ingressi




Esempio: più veloce il secondo circuito del primo (quello su più livelli)

Aumento il FO

Aumento la capacità parassita dello stadio in ingresso

Aumenta C_L

$\tau = R_{eq} \cdot C_L$,
mi aumenta il τ !



Rete di PU
A livello logico non c'è differenza tra i due circuiti, ma a livello elettrico questa rete cambia.
Non sono equivalenti: perché è di vero il numero di transistori nelle reti al nodo di uscita.
Nel secondo caso la resistenza R_{eq} è più grande.

C_L composta da 4 transistori è ancora più grande che una composta da 3. Infatti ogni transistor porta la sua capacità parassita, rendendo C_L in uscita ancora più grande.


Nota: alla luce di quanto detto finora, possiamo tornare all'esempio di rete precedentemente fatto per il dimensionamento e capire perché il transistor A è stato posto sul nodo di uscita e non di ingresso (cosa che logicamente non cambiava nulla). La differenza è che così facendo si collegherebbero a Vout 4 transistori invece che 3 generando così tutti gli effetti problematici che ne conseguono come il fatto di dover aumentare i tempi di carica e scarica degli effetti reattivi (rallentare i tempi di commutazione).

Concludiamo vedendo una soluzione per pilotare una capacità di carico elevata

Pilotaggio di una C_L elevata

Il caso dell'invertitore con $S = 1$

Capacità di ingresso equivalente tra uno stadio e l'altro di un fattore x
 τ effettivo si riduce di un valore $\tau = \frac{R}{x} C_i$




$\tau = C_L R$

C_L elevata
 $\tau = RC_L \Rightarrow$ Voglio diminuire R
Cio' vuol dire che diminuiremo il τ , ma a scapito di C_i , perché aumentare il fattore di forma fa aumentare gli effetti reattivi (di fatto aumenta la capacità di ingresso)
soluzione: aumentare il fattore di forma su più stadi

- Spesso una porta logica deve pilotare una elevata capacità di carico (es: lunga connessione sul chip oppure una traccia di un circuito stampato)
- Usando un invertitore standard, la connessione di C_L all'uscita determina un ritardo $t_p = 0.69RC_L$
- Questo ritardo può essere anche molto elevato

Pilotaggio di una C_L elevata

Il caso dell'invertitore con $S = m$



$\tau = \frac{1}{m} C_L R$

- Un modo per ridurre t_p potrebbe essere quello di usare un invertitore di dimensioni maggiori
- Se si aumenta il dimensionamento di un fattore m , la resistenza di uscita vale R/m e il ritardo di propagazione cala

$$t_p = 0.69 \frac{R}{m} C_L$$

- Se t_p si riduce, cresce però la capacità di ingresso che ora è mC creando problemi al circuito a monte


Non potendo modificare la C_L (data) per ridurre il ritardo posso sempre modificare la mia R andando ad agire sui fattori di forma, facendolo aumentare (riduce la R). Facendo però un fattore di forma grande, questi vanno ad occupare un'area sempre più grande, e questo potrebbe essere un problema (abbiamo aumentato la capacità di ingresso)

In che senso aumenta la capacità di ingresso? Lo stadio a monte del transistore che ho modificato nel fattore di forma si ritrova davanti a se un transistore molto più grande, con di conseguenza effetti reattivi altrettanto grandi (la C_L dei due invertitori in cascata cresce, che equivale a quella studiata precedentemente ($C_o + C_w + C_i$))

Di questa soluzione è buono il fatto che aumentando il fattore di forma diminuisce il τ , ciò che è sbagliato è farlo tutto in un solo passaggio.

Pilotaggio di una C_L elevata

La soluzione con la catena di invertitori "scalati"



$\tau_{totale} = nxCR$

aumento relativo tra uno stadio e il successivo, il τ tra questi rimane costante
per $x^n = C_L / C$

- Si usa una catena di invertitori con dimensioni via via crescenti
- Il ritardo di propagazione complessivo vale

$$t_p = \sum_{k=1}^{n-1} \tau_k + \tau_n = \sum_{k=1}^{n-1} xRC + \frac{RC_L}{x^{n-1}} = (n-1)xRC + \frac{RC_L}{x^{n-1}}$$

- Il ritardo minimo si trova minimizzando la funzione precedente rispetto a x e n

$$\frac{\partial t_p}{\partial x} = 0 \quad \frac{\partial t_p}{\partial n} = 0$$

lo arrivo al fattore di forma che voglio con gradualità. In questo schema ci sono N invertitori via via crescenti. Partendo dal primo dimensionato in modo da avere R e C, il secondo sarà un po' più grande (di x), quindi avrà una capacità di ingresso che sarà xC (un po' più grande), ma una resistenza R/x. Il primo transitorio vale $\tau = RCx$. Se si aumentano gli altri invertitori dello stesso fattore x, il tau rimane invariato per ognuno degli stadi. Ciò è vero fino all'ultimo stadio che incontra la CL, dove il tau è definito anche da CL.

Come trovo i valori più adatti di X ed N?
Derivo e pongo uguale a zero per trovare un minimo

$$\frac{\partial t_p}{\partial x} = (n-1)RC - RC_L(n-1)x^{-n} = 0$$

$$\Rightarrow x^n = \frac{C_L}{C}$$

$$\frac{\partial t_p}{\partial n} = xRC - (\ln x)RC_L x^{1-n} = 0$$

$$\Rightarrow x^n \left(\frac{C}{C_L} \right) = \ln x$$

- Dalle precedenti si deduce che il ritardo minimo si ha quando $x = e = 2.718$ (cioè $x \in [2.5, 4]$) e $n = \ln(C_L/C)$
- Esempio: un invertitore con $C = 10 \text{ fF}$ e $R = 1 \text{ k}\Omega$ richiede circa 1ns per pilotare una $C_L = 1 \text{ pF}$. Impiegando $n = 5$ invertitori con $x = 2.51$ si ha $t_p = 125,5 \text{ ps}$

Logiche pseudo-nMOS


Altra famiglia logica, studiamo come realizzare un invertitore con questa tecnologia

Invertitore pseudo-nMOS

Invertitore pseudo-nMOS

Tre soluzioni possibili


Rinunciamo a una caratteristica CMOS, ovvero quella di non avere dissipazione di potenza statica. Nella logica CMOS esiste una rete di PU duale a quella di PD, nella nMOS non è più vero, si toglie la rete di PU e mettiamo un dispositivo che fa da carico, come ad esempio un transistor sempre acceso. Ciò implica avere un circuito più semplice



- ▶ Ciascun terminale di ingresso è collegato al gate di un solo transistor $\Rightarrow$ la penalizzazione di area e ritardo derivante da FI è minore rispetto al caso CMOS
- ▶ L'invertitore con carico ad arricchimento presenta alcuni svantaggi che l'hanno reso obsoleto
 - ▶ swing logico relativamente piccolo
 - ▶ bassi margini di immunità ai disturbi
 - ▶ elevata dissipazione di potenza statica

Motivi per cui è andato in disuso

Tecnologie di CI digitali e famiglie di circuiti logici



Esiste una rete di PD che nell'invertitore è rappresentata da un unico transistor N, ed è la rete che implementa la funzione logica. Nella rete CMOS c'è la rete di PU che è duale (complementare), nella pseudo-nMOS non c'è più ma viene sostituita da un dispositivo attivo (come un transistor in saturazione) che fa da carico = c'è dissipazione di potenza statica!

Il dispositivo Q_p in questo caso è sempre acceso perché avendo il gate a massa e il source all'alimentazione ha sempre V_{sg} maggiore della soglia ($V_{dd} + V_{sg} = 0$ implica $V_{dd} = -V_{sg}$). Quindi quando N è acceso c'è percorso conduttivo tra alimentazione e massa, quindi avremo una componente di dissipazione statica! Il vantaggio di questa soluzione è che il gate è più semplice e ho meno transistori, non ho la rete di PU (nel senso, è formata da un unico transistor)


Nella seconda soluzione abbiamo un transistor di tipo N connesso a diodo (gate in corto con il drain) quindi sempre saturo dal momento che $V_{ds} > V_{gs} - V_{tn}$ con $V_{ds} = V_{gs}$. Nel terzo schema c'è un dispositivo a svuotamento (attivo quando la tensione è nulla)

Queste sono 3 soluzioni possibili

- ▶ Una variante introdotta negli anni '80 impiega un transistor a svuotamento come carico
- ▶ Ad eccezione del dispositivo di carico, le porte pseudo-nMOS hanno circuiti identici alla rete PD del caso CMOS
- ▶ Sono usate in situazioni particolari: applicazioni in cui l'uscita rimane prevalentemente alta, t_{pHL} può essere opportunamente ridotto, decodificatori di indirizzo per chip di memoria e ROM

Utilizzo in situazioni particolari: quando l'uscita è alta per esempio posso usare questa logica perché ciò vuol dire che l'ingresso dell'invertitore è basso, quindi il transistor N è spento e non c'è percorso conduttivo tra alimentazione e massa (non c'è dissipazione di potenza statica ogni qual volta l'uscita è alta). Posso implementare quindi la funzione che mi serve con un numero inferiore di transistori e non dissipativo. Più avanti vedremo un'applicazione.

Invertitore pseudo-nMOS



Nota: $V_{oh} = V_{dd}$ ma V_{ol} non arriva a zero! Questo dipende dalla forza relativa che hanno i due transistori nel gestire la corrente quando l'ingresso è alto, è una sorta di logica a rapporto (come nel caso dell'invertitore con carico resistivo), il valore logico basso dipende dal parametro fattore di forma dei transistori (parametro di progetto), e posso sceglierlo quindi più o meno basso: dovrà essere almeno inferiore alla tensione di soglia ovviamente così che possa riconosciuto valore basso.

Regione	Segmento della VTC	Q_N	Q_P	Condizione
I	AB	Interdizione	Triodo	$v_I < V_t$
II	BC	Saturazione	Triodo	$v_O \geq v_I - V_t$
III	CD	Triodo	Triodo	$V_t \leq v_O \leq v_I - V_t$
IV	DE	Triodo	Saturazione	$v_O \leq V_t$

Esempio: discussione su come trovate la prima regione di funzionamento dell'invertitore.
Quando il transistor N è acceso? Ogni qual volta la sua tensione $V_{gs} > V_{tn}$ con $V_{gs}=V_i$. Quindi a sinistra di V_t il transistor è spento, a destra acceso. Q_p sempre acceso.

Se $V_i < V_{tn}$
 Q_N OFF $\Rightarrow I_{DN} = 0 \Rightarrow I_{DP} = 0$
 Q_P ON se $V_{SG} > V_{TP}$
 $V_{DD} - 0 > -V_{TP} \Rightarrow V_{DD} > -V_{TP}$ (sempre) $\rightarrow$ Transistore potenzialmente acceso, ma non può condurre. È in regione lineare dal momento che non può condurre corrente, quindi ha la $V_{SD} = 0$! ($I_{DP} = \frac{p}{2} [2(V_{SG} + V_{TP})V_{SD} - V_{SD}^2] = 0$)
 $\Downarrow$
Alla luce di queste considerazioni, dovendo essere $V_{SD} = V_{DD} - V_O = 0$ (LKT) $\Rightarrow V_O = V_{DD}$ USCITA ALTA PER V_i BASSO, Q_P LINEARE, Q_N SPENTO

Non appena Q_n si accende sarà saturo, perché su V_o c'è la tensione V_{dd} e quindi $V_{ds} > V_{gs} - V_{tn}$. Proviamo a supporre comunque che N sia in regione lineare, e dimostriamo che la supposizione è sbagliata

$$V_i > V_{TN}$$

$$Q_N \text{ LINEARE} \rightarrow V_{DS} \leq V_{GS} - V_{TN}$$

$$V_o \leq V_i - V_{TN} \text{ MA } V_{DD} \leq \text{VALORE MOLTO PICCOLO DATO CHE } V_i \text{ È APPENA MAGGIORE DI } V_{TN} \rightarrow \text{FALSO, NON PUÒ ESSERE}$$


Il transistor Q_P è SATURO o LINEARE? La tensione di uscita non è cambiata molto, perciò resta lineare finché uno dei due non esce dalla regione in cui si trova. Il rischio è che Q_N non abbia una V_{DS} sufficientemente grande (più aumento V_i , più cala V_{DS} , l'alimentazione deve essere alta e sufficiente!).

Esempio NOR e NAND pseudo-nMOS

NOR e NAND pseudo-nMOS


**Non c'è la rete di PU
che è sostituita da
un unico transistor
sempre acceso**

Pull down



$$Y = \overline{A + B + C + D}$$

(a)




$$Y = \overline{ABCD}$$

(b)

Le funzioni logiche si possono sintetizzare in maniera analoga alla CMOS, ma la rete di PU è sostituita dal Q_P sempre acceso. Considerazioni sulla dinamica: per esempio il transitorio di salita vede la PD interdetta, quindi il condensatore di capacità CL collegato al nodo di uscita viene collegato dal solo Q_P (transistore con una R equivalente, quindi $\tau = RCL$). Nota: Una pseudo-pMOS si farebbe con una rete di PU


Logica pass-transistor

Sfruttano la simmetria del transistor: in un BJT ad esempio è evidente quale sia il collettore e quale l'emettitore, ma nel transistor MOS questa differenza non c'è (la differenza tra source e drain me lo dice la tensione applicata ai suoi terminali, con il drain a tensione più alta e il source a più bassa).



Il gate di trasmissione

- ▶ Si possono implementare funzioni logiche collegando ingresso e uscita con combinazioni in serie e parallelo di interruttori controllati da ingressi



Porte logiche concettuali a pass-transistor. (a) I due interruttori, controllati dalle variabili di ingresso B e C , quando sono connessi in serie fra il nodo di ingresso a cui è applicata la variabile A ed il nodo di uscita (a cui implicitamente è connesso un carico verso massa), realizzano la funzione $Y = ABC$. (b) Quando i due interruttori sono connessi in parallelo, la funzione realizzata è $Y = A(B + C)$.

- ▶ Si possono implementare funzioni logiche collegando ingresso e uscita con combinazioni in serie e parallelo di interruttori controllati da ingressi
- ▶ **Logica a pass-transistor:** uso di transistori MOS in serie fra ingresso e uscita per trasmettere o bloccare la trasmissione del segnale
- ▶ Si ottengono circuiti logici di forma semplice (ridotti valori di area e capacità ai nodi) utilizzati insieme alle logiche CMOS per realizzare in modo efficiente (meno transistori) alcune funzioni logiche speciali
- ▶ La semplicità dei circuiti si ottiene a spese di alcuni svantaggi che riguardano le caratteristiche statiche e dinamiche dei gate logici


Anche questa logica usa il MOS come interruttore, ma c'è una novità importante: fino ad ora il nostro interruttore era controllato dal segnale, mentre una logica pass-transistor ha dei segnali che arrivano sui gate che li controllano, ma altri che sono messi su un terminale. In questo caso ho un gate a 3 ingressi: B e C controllano gli interruttori, ma l'ingresso A non controlla l'interruttore ma è messo su un terminale che può essere source o drain in base alla polarizzazione. La filosofia di questa logica è trasmettere informazioni in base alla configurazione degli ingressi. Nell'esempio di sinistra A riesce ad arrivare in uscita se e solo se B e C sono alti (interruttori chiusi) = AND a tre ingressi! Un AND a tre ingressi in CMOS (logica negata) mi obbliga a costruire un NAND con rete di PD (3 mos in serie) e poi una rete di PU (3 in parallelo) e mi servirà anche un invertitore perché ho bisogno di negare il NAND! 6 transistori per il NAND + 2 per l'invertitore. Il vantaggio è che uso molti meno transistori. È più difficile però sintetizzare funzioni logiche.

Il gate di trasmissione

Realizzazioni possibili


- Ogni interruttore può essere costituito
 - (a) da un solo transistor
 - (b) da una coppia complementare di transistori

Transmission gate



I due transistori devono funzionare entrambi per condurre correttamente l'informazione, con segnale di ingresso in opposizione di fase!

Pass transistor



Due possibili implementazioni di un interruttore controllato in tensione che connette i nodi A e Y: (a) un singolo transistor NMOS e (b) il transmission gate CMOS.


Il gate di trasmissione

Trasmissione di un valore alto

- Quando V_I diventa alto il transistor funziona in saturazione

$$I_D = \frac{\beta_n}{2} (V_{DD} - V_O - V_{Tn})^2$$

- A regime $I_D = 0$
- Il valore alto raggiunto in uscita vale $V_{OH} = V_{DD} - V_{Tn}$ (1 debole)
- Si ha una riduzione di NM_H e possibili problemi allo stadio CMOS che segue



Funzionamento di un transistor NMOS come interruttore nell'implementazione di circuiti PTL. Questa analisi è valida nel caso in cui l'interruttore sia chiuso (v_i alto) ed il segnale di ingresso commuti al valore alto ($v_i = V_{DD}$).

Il condensatore C è il risultato della somma degli effetti reattivi parassiti che sono collegati al nodo considerato. Osserviamo cosa succede quando commuta l'ingresso da basso ad alto sul terminale del MOS (V_i , che non è il segnale di controllo V_c). Suppongo che inizialmente il condensatore sia scarico. Il transistor è attivo perché $V_c = V_{DD}$ (acceso). A $t=0+$ mi trovo come tensione di ingresso sul terminale A V_{DD} , quindi il drain sarà A. Idealmente il transistor si comporta come un interruttore chiuso, c'è un transitorio di carica che caricherà appunto il condensatore. All'inizio il transistor lavora in saturazione, mano a mano che il condensatore si carica cala la V_{gs} (V_{DD} fissa su C - $V_{condensatore}$ che aumenta). A fine del transitorio la corrente e di drain è ovviamente nulla. Quanto vale la tensione V_o a fine transitorio? Il transistor per quando detto carica ma intanto cala la V_{gs} , e così facendo arriverà ad un punto in cui il transistor andrà inevitabilmente sotto soglia V_{tn} . Perciò se voglio trasferire V_{DD} non ci riesco perché la V_{gs} che ho sul transistor non è sufficiente a permettermi questo trasferimento. Perciò parto da V_{DD} e trasferisco $V_{DD} - V_{soglia}$. Più è grande la soglia, minore è la tensione trasferita. Si dice perciò che il pass transistor trasferisce un 1 debole!

Nota 1: il margine di immunità ai disturbi sarà più piccolo (più sensibile ai disturbi).

Nota 2: se poniamo più pass transistor in cascata, il primo trasferisce $V_{DD} - V_{soglia}$, ma il secondo trasferisce $V_{DD} - V_{soglia} - V_{soglia}$ e così via = c'è un degrado del valore alto! 1 sempre più debole

Caso alto-basso


Il gate di trasmissione

Trasmissione di un valore basso

- Quando V_I diventa basso, se inizialmente $V_O = V_{DD}$, il transistor funziona in saturazione (si noti lo scambio fra S e D)

$$I_D = \frac{\beta_n}{2}(V_{DD} - V_{Tn})^2$$


- Il valore basso raggiunto in uscita vale $V_{OL} = 0$ (0 forte)



Funzionamento dell'interruttore NMOS quando l'ingresso commuta al valore basso ($v_i = 0$ V). Si noti che il terminale di drain di un transistor NMOS è sempre ad una tensione più elevata rispetto al terminale di source; ne consegue che i terminali di drain e di source si scambiano i ruoli:

Soluzione per lo schema precedente

Ripristino del valore di V_{OH} a V_{DD}



Utilizzo del transistor Q_R , inserito nel ramo di retroazione attorno all'invertitore CMOS, per ripristinare il livello V_{OH} definito da Q_1 , a V_{DD} .

Il condensatore è inizialmente carico e ha V_{dd} ai suoi capi. Il transistor viene attivato ($V_i=0$ e $V_c=V_{dd}$, rispetto a prima si è solo opposto il drain con il source). Devo trasferire uno zero. All'inizio il transistor è in saturazione. La scarica avviene tutta dal momento che in questo caso il terminale che cambia non è più quello di source come prima ma quello di drain, quindi il transistor mantiene una V_{gs} costante per tutta la durata del transitorio pari a V_{dd} . Quello che cambia è il potenziale sul drain, quindi la V_{ds} che cala. Questo comporta solo però che il transistor passi dalla regione di saturazione a quella lineare finché la corrente non diventa nulla. La scarica avviene completamente, lo zero trasferito è forte (completa)!

Cosa succederebbe se provassi a fare ciò con un pMOS? I comportamenti sarebbero duali, con trasferimento di 1 forte e 0 debole.

La soluzione più ovvia sarebbe quindi di usarli assieme permettendo all'N la scarica e al P la carica.


↳ Nota: se usassi un PMOS dovrei inventare il segnale di controllo: $V_G = 0 \Rightarrow$ PMOS ON
 $V_G = V_{DD} \Rightarrow$ PMOS OFF

1. Si suppone A alto, devo trasferire un 1. Se $V_a=V_{dd}$, per ciò che ho visto prima so che V_{o1} sarà = $V_{dd}-V_{soglia}$.
2. Se non è troppo basso V_{dd} , l'invertitore CMOS può aiutare a trasferire il valore corretto: se io voglio trasferire un valore alto ma ottengo un valore non abbastanza alto, posso mettere in serie al pass transistor un invertitore che mi darà un uscita corretta, ma invertita.
3. L'idea a questo punto è porre l'uscita dell'invertitore come segnale per un altro transistor P che farà sì che si attiverà quando in ingresso gli viene data una tensione nulla (la sua V_{sg} sarà negativa!), così che entra in conduzione finendo di caricare C e compensando la perdita della soglia. Se devo trasferire uno zero ci pensa già il pass transistor, mentre Q_r è interdetto. Questo meccanismo però coinvolge 4 transistori.


Una soluzione un po' più elegante è usare una trasmissione gate, ovvero sia un P che un N

Il gate di trasmissione CMOS

- ▶ Un transistor nMOS realizza un **1** debole ma uno **0** forte
- ▶ Un transistor pMOS realizza un **1** forte ma uno **0** debole
- ▶ Un gate di trasmissione CMOS utilizza una coppia di transistori complementari collegati in parallelo




Il transmission gate CMOS ed il suo simbolo circuitale.



- ▶ Si realizza un eccellente interruttore bidirezionale con R_{ON} praticamente costante ma cresce la complessità e l'area

Separatamente i due transistori hanno due resistenze diverse, ma la resistenza equivalente del transmission gate è abbastanza costante

Resistenza equivalente del gate di trasmissione CMOS





All'aumentare della V_{DS} , per un transistor che all'inizio parte in SAT e tende poi a perdere efficienza di conduzione, c'è l'altro che parte poco conduttivo e finisce il lavoro
ES: L→H (cero sotto)
Parte in SAT nMOS, una si spegne (1 deb)
Parte con una piccola V_{DS} il PMOS, come la core V_{DS} massima

Andamento delle resistenze equivalenti dei due transistori del transmission gate indicato

I segnali sono ovviamente in opposizione di fase. L'interruttore funziona bene in entrambe le direzioni

Come funziona il transmission gate?

Il gate di trasmissione CMOS



IN QUESTO CASO L'NMOS NON HA STRETTAMENTE BISOGNO DEL P, SE NON PER RENDERE LA SCARICA PIÙ VELOCE.

Funzionamento del transmission gate come interruttore in circuiti PTL (a) nel caso in cui v_I sia alto e (b) v_I sia basso.

Trasferendo un 1, inizialmente il lavoro principale lo fa tutto il transistor N, che è molto conduttivo (saturato). La carica del condensatore avviene attraverso la somma delle due correnti. Man mano che la V_{gs} dell'N cala (N verso regione lineare) I_{dn} tende a calare anche essa. Di conseguenza la soglia che non viene garantita dal N è fornita dal P. Caso del tutto duale quello dello zero.

Ritardo di propagazione del transmission gate

Gate di trasmissione CMOS

Stima del ritardo di propagazione

(a) Rappresentazione di un transmission gate che interconnette l'uscita di un invertitore CMOS all'ingresso di un altro. (b) Circuito equivalente per l'analisi del ritardo di propagazione del circuito indicato in (a).

- ▶ In questo modo è possibile calcolare il ritardo di propagazione del segnale attraverso uno o più gate di trasmissione
 - ▶ Esiste una semplice formula per calcolare il ritardo di una rete RC a scala
 - ▶ Per l'esempio in figura $T = RC$, con $R =$ somma di tutte le R che incontriamo nel percorso conduttivo
- $$t_p = 0.69[R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + R_3) C_3]$$

Supponiamo che l'ingresso venga fornito da una rete che precede il transmission gate (invertitore) e che debba fornirlo ad un altro gate (altro invertitore). Come faccio a stimare quanto tempo impiega tale operazione? Le caso delle altre famiglie logiche abbiamo trovato la R equivalente del tau, e possiamo farlo anche in questo caso. Cerchiamo di ogni sistema resistenza e capacità equivalenti. Nell'invertitore ci sarà una coppia RC dove viene rappresentato il resistore P (siamo nel transistor di carica) e una capacità che abbiamo definito CL (effetti reattivi del gate+ del filo di interconnessione+ ingresso del gate successivo).

Nel transmission gate abbiamo una capacità di ingresso (effetti reattivi del diodo ecc + effetto Miller) e una resistenza equivalente con modello analogo al modello del transistor MOS (andamento visto prima). Infine c'è la capacità dell'invertitore che viene pilotato. Questo è un modo approssimato di interpretare gli effetti reattivi, ci limitiamo ad utilizzare la formula del ritardo di Elmore per stimare un ritardo

Formula del ritardo di Elmore


▶ Anche per il gate di trasmissione si può introdurre una resistenza equivalente simile a quella del MOST

R_{eq} del transmission gate

$$R_{TG} = \frac{12.5}{(W/L)_n} k\Omega$$

In generale

Stima del ritardo di propagazione




- Per lo schema visto prima l'applicazione della formula di Elmore fornisce

$$t_p = 0.69[R_{p1}(C_{out1} + C_{TG1}) + (R_{p1} + R_{TG})(C_{in2} + C_{TG2})]$$

Esempio XOR


Esempio: XOR



Come capiamo che è uno XOR? A negato arriva all'uscita quando B è alto perché lavora il transmission gate di sopra ma quello di sotto è interdetto. Y allora sarà uguale ad A negato x B quanto riguarda il primo ramo. Ragionamento analogo ma duale per il transmission gate sotto e si trova l'espressione del XOR

Logica che da in uscita sia l'uscita vera che negata


Esempio: Logica complementare a Pass Transistor



Un esempio di porta logica a pass-transistor che utilizza sia variabili di ingresso che le loro complementazioni. Questo tipo di circuito è, quindi, noto come logica a pass-transistor complementare o CPL. Si noti che in uscita sono generati sia la funzione che il suo complemento.

Esempio: Multiplexer 2x1

Esempio multiplexer




Logica MOS dinamica

Facciamo chiarezza sulla differenza tra logica statica e dinamica

Circuiti statici e dinamici

- ▶ In un **circuito logico statico** ogni nodo consente, in ogni istante, un percorso a bassa resistenza verso massa o V_{DD}
- ▶ Per questo motivo
 - ▶ la tensione in ogni nodo è definita in ogni istante
 - ▶ nessun nodo è lasciato flottante
- ▶ Il funzionamento dei circuiti statici non richiede l'uso di segnali di temporizzazione (*clock*)
- ▶ I **circuiti logici dinamici** memorizzano il segnale usando la carica conservata nelle capacità parassite presenti in alcuni nodi del circuito
- ▶ Poiché la carica si deteriora nel tempo, il suo valore deve essere periodicamente ripristinato (*refresh*)
- ▶ È necessaria la presenza di un segnale di clock che abbia una frequenza minima adatta
- ▶ Le logiche dinamiche usano un numero limitato di transistori, hanno potenza statica nulla ma sono più complesse e meno robuste delle CMOS

Per fare sì che il circuito in logica dinamica funzioni necessita che periodicamente gli si riconfermi la presenza di cariche nel condensatore (operazione di refresh). Perciò sono necessari circuiti di temporizzazione (*clock*). La frequenza del clock deve essere adatta a compensare nella maniera corretta la perdita. Queste logiche sono veloci, occupano poco spazio, consumano poca potenza (no potenza dissipata statica). Sono complesse da fare ma portano molti vantaggi




Logica statica

Per portare un uscita alta o bassa che sia si viene a generare quasi un cortocircuito (per via dei transistori) che permette la carica e scarica delle capacità date dagli effetti reattivi facendo variare

Non esiste più un percorso conduttivo tra alimentazione o massa, ma l'informazione viene memorizzata in un pacchetto di cariche elettriche che viene depositato su un condensatore! Se il mio condensatore è carico ci sarà un pacchetto di cariche sulle armature e quindi una differenza di potenziale ai suoi capi, perciò ho memorizzato un valore logico alto. Se è scarico ho memorizzato un valore logico basso. La differenza fondamentale anche se in entrambe le logiche sono presenti condensatori in uscita che io carico e scarico è che nella logica statica il condensatore in uscita viene caricato o scaricato attraverso un collegamento a bassa resistenza con massa o alimentazione, in una logica dinamica io ho messo una quantità di cariche nel condensatore e questo condensatore le ha immagazzinate, quindi le ricorda. La differenza fondamentale è che il condensatore (parassita o reale che sia) non è isolato, per una serie di ragioni questo condensatore col tempo perde la sua carica effettiva perché le cariche tendono ad uscire e disperdersi dalle piastre (e se ricaricassi il condensatore starei generando un percorso conduttivo). Siccome dopo un po' ho meno cariche perdo dell'informazione, e questa cosa non è accettabile.

Logiche Dinamiche CMOS

Struttura e schema di funzionamento



Nel frattempo gli ingressi si portano al valore che devono avere, in questo caso A,B e C. Alla fine della fase di precarica il segnale phi commuta da basso ad alto, e succede che il transistore di precarica si spegne isolando il nodo di uscita dall'alimentazione, mentre si attiva il transistore di valutazione Qe. A quel punto il nodo di uscita si scarica verso massa se e solo se la configurazione degli ingressi è tale da richiedere l'uscita bassa. Se gli ingressi richiedono uscita alta saranno anche loro che impediranno il percorso conduttivo.

Quindi, ho un blocco che realizzare la funzione logica fatto come una rete di PD, un transistore di precarica e uno di valutazione, e il funzionamento della logica avviene alternando le fasi: precarico ha uscita alta, poi arrivando gli ingressi che imporranno un comando alla PD e nella valutazione si verifica appunto in base alla disposizione degli ingressi se si deve formare o meno il percorso conduttivo verso l'uscita. Se il percorso conduttivo si forma il condensatore si scarica (uscita bassa), se non c'è il nodo è già alto.

Esempio nella slide: la rete di PD implementa la funzione scritta in azzurro (la si riconosce dal fatto che basta ricostruire la logica di una rete di pull down). Precarico il nodo di uscita a Vdd, arrivano poi gli ingressi che supponiamo 010. In questo caso non c'è percorso conduttivo verso massa perché A è interdetto e C anche, quindi viene impedita la scarica di CL. Quindi nella fase di valutazione anche se Qe si accende non viene generato percorso conduttivo. Se avessi avuto 100 avrei avuto la scarica di CL attraverso A e Qe = uscita bassa

Come realizziamo tale logica? Generiamo una rete di PD come abbiamo sempre fatto (realizziamo lì la nostra logica), ma la differenza sostanziale è che ora non è collegata direttamente a massa e al transistore di carico come viene nello pseudo nMOS o con la rete di PU nel CMOS, ma sopra e sotto alla rete di PD sono presenti due transistori, uno di tipo P (di precarica Qp) e uno di valutazione (Qe di tipo N). La rete possiamo considerarla isolata rispetto a Vdd e massa da questi due transistori che sono pilotati dallo stesso segnale, che è il segnale periodico di clock. L'uscita è presa al di sopra della rete di PD e come nelle altre logiche è presente il condensatore CL. Gli ingressi sono forniti alla rete di PD. Il gate funziona vivendo due fasi diverse, di precarica e valutazione. Quando il segnale phi (di clock) è basso siamo nella precarica, alto di valutazione. In precarica il transistore N è interdetto (ha una tensione sul gate inferiore alla soglia) quindi la rete di PD non ha percorso conduttivo verso massa perché glielo impedisce. Quello di precarica che è di tipo P è attivo, perciò con la sua corrente va a caricare il condensatore di capacità CL. Questa corrente non entra nella rete di PD perché non esiste un percorso conduttivo verso massa! La carica di CL avviene con un transistore tipo P (uno forte), il transitorio finisce quando ho in uscita Vdd, ho precaricato l'uscita al valore alto

- Il gate è formato da una rete di pull-down che realizza la funzione logica come nel caso CMOS e pseudo-nMOS
- Sono presenti in serie due interruptori attivati dal segnale periodico di clock
- **Fase di precarica:** quando ϕ è basso Q_p conduce e Q_n è interdetto
- **Fase di valutazione:** quando ϕ è alto Q_n conduce e Q_p è interdetto
- Con C_L si indica la capacità totale fra il nodo di uscita e la massa

Rispetto a una CMOS il transitorio di carica è ovviamente più veloce


dal momento che l'uscita è in partenza già alta, nel caso del transitorio

di discesa sono leggermente più lento perché ho un transistor in più in serie (quello di valutazione). In generale però è un ritardo ammissibile.

- Durante la **fase di precarica**, Q_p conduce e carica la capacità C_L in modo che alla fine dell'intervallo si abbia $V_Y = V_{DD}$
- In questa fase gli ingressi possono cambiare per definire il loro valore
- Poiché Q_n è interdetto non esiste un percorso di corrente verso massa
- Durante la **fase di valutazione**, Q_p è interdetto e Q_n conduce in modo da scaricare il nodo di uscita fino a $V_Y = 0$ se gli ingressi lo richiedono
- Se gli ingressi prevedono una uscita alta allora $t_{pLH} = 0$
- La presenza di Q_n in serie aumenta leggermente il tempo di scarica ma ciò è compensato dalla riduzione del valore della C_L rispetto al caso CMOS per l'assenza della rete di pull-up

↓
Anche se abbiamo un transistor in più ($T \uparrow$), abbiamo in compenso una C_L minore del suo, dato che non è presente una rete di PU (che quindi non contribuisce ad aumentare C_L)

Esempio NAND 4 ingressi



Effetti di non idealità

Effetti delle non idealità

- **Margini di rumore** Durante la fase di valutazione i transistori nMOS entrano in conduzione quando $V_I = V_{Tn}$ quindi $V_{IL} \cong V_{IH} \cong V_{Tn}$ e ne segue

$$\begin{aligned}NM_L &= V_{IL} - V_{OL} = V_{Tn} \\NM_H &= V_{OH} - V_{IH} = V_{DD} - V_{Tn}\end{aligned}$$

- **Effetti delle perdite su V_O** La presenza di correnti di perdita (*leakage*) determina una lenta scarica di C_L e la riduzione di V_O . Queste correnti ($10^{-12} \text{ A} - 10^{-10} \text{ A}$) sono principalmente quelle del diodo di drain dei transistori collegati al nodo di uscita e dipendono fortemente dalla temperatura. Ci possono essere malfunzionamenti se il clock è lento e non vi è refresh dell'uscita

- **Ridistribuzione di carica** Rappresenta una causa di diminuzione della V_O molto importante. Questo problema non può essere completamente risolto ma solo ridotto

- Due soluzioni possibili:

Di difficile realizzazione

1. aggiungere un dispositivo pMOS sempre ON per fornire la carica necessaria a ristabilire il valore corretto (migliora la "qualità" del nodo di uscita ma si dissipa potenza statica)
2. precaricare anche tutti i nodi interni (aumenta la complessità del circuito e le capacità dei nodi)

Nota: sappiamo che ad ogni terminale del transistor MOS si può immaginare una piccola capacità parassita verso massa per esempio dovuta al diodo parassita tra source e drain. Ciò vuol dire che in un NAND a 4 ingressi come questo affianco abbiamo oltre C_L una quantità di effetti reattivi trascurabili come rappresentati tra massa e il ramo source-drain (4 capacità parassite di piccole dimensioni). Nel calcolo del transitorio sono trascurabili, ma adesso entrano in gioco: supponendo di avere finito la fase di precarica ($V_O = V_{DD}$) gli ingressi sono tali per cui non ho percorso conduttivo tra massa e alimentazione (es 1000). Se su A c'è 1 (V_{DD}) lui è potenzialmente acceso con corrente nulla. Essendo potenzialmente acceso fa sì che il nodo di uscita (sopra C_L) è "elettricamente connesso" al nodo interno


Se mi entra in ingresso un disturbo che mi porta ad avere $V_i > V_{Tn}$ (che suppongo valore non troppo elevato) riconosco il mio ingresso come alto, e permetto la ^{serie} (inversione) TA

La commutazione dell'uscita avviene quando la tensione di ingresso è almeno a un valore V_{Tn} (è tale da garantire che il mos che sta controllando quell'ingresso sia acceso). Questo fatto mi **riduce i margini di immunità rendendoli asimmetrici** (per essere vicino a un caso reale dovrei averli più grandi possibili e simmetrici). Ciò vuol dire che se l'ingresso basso è un po' disturbato può essere riconosciuto come alto (credo, perché se il V_{il} è solo V_{Tn} è molto piccolo)

Piccole correnti generate dalla perdita di carica da parte del condensatore, mi serve della circuiteria aggiuntiva che permetta il refresh


Nota: problema più critico

Studiamolo considerando un esempio



(tra A e B). Quindi ha la capacità parassita che è collegata a quel nodo! Ciò vuol dire che la carica immagazzinata in CL in parte si ripartisce e va a caricare quel condensatore parassita. In più bisogna tenere conto che sia CL che il condensatore parassita sono soggetti a perdite di carica, e più ne viene persa dal condensatore parassita più forza una redistribuzione da parte di CL

Effetti delle non idealità: redistribuzione della carica



► **Collegamento in cascata di porte dinamiche** Non è possibile collegare direttamente in cascata due porte logiche dinamiche

La redistribuzione delle cariche da CL a C1 si esaurisce quando la tensione ai capi dei due condensatori è uguale.

SOLUZIONE

Per fare in modo che ciò non accada un'idea può essere quella di porre un transistor P collegato al nodo di uscita sempre ON (gate a massa, P sempre acceso). A cosa serve? Fornisce corrente ogni volta che CL tenta di scaricarsi. Alla fine della fase della precarica non ha effetto perché anche se acceso la $V_{sd} = 0$ ($Y = V_{dd} =$ corrente nulla). Se la CL si scarica per leakage o redistribuzione di carica allora QL interviene ristabilendo il giusto valore di tensione

Nota: è un procedimento che richiede molta attenzione. Se la rete di PD impone la scarica del nodo di uscita, questo condensatore non deve impedire la scarica. C'è un compromesso: deve essere un transistor piccolo, poco efficiente che serve giusto a non fare perdere cariche, ma comunque complica la costruzione del circuito. Inoltre essendo sempre acceso c'è sempre un po' di potenza statica che va dissipata.


Questi problemi elencati portano alla conclusione per la quale comprendiamo che non si possono collegare in cascata gate dinamici. Riprendiamo dopo la slide successiva alla prossima

Riprendiamo l'esempio nel NAND a 4 ingressi e chiediamoci quanto durano i transistori di carica e scarica

Si vuole determinare

- **Fase di precarica:** sapendo che per $t = 0$ il condensatore in uscita è scarico, calcolare il valore della corrente media con cui avviene il transitorio di carica e il tempo di salita della tensione di uscita
- **Fase di valutazione:** calcolare il valore della corrente media con cui avviene il transitorio di scarica e calcolare t_{pHL} quando $A = B = C = D = 1$ Se così non fosse non ci sarebbe il percorso di scarica

Esempio NAND 4 ingressi: precarica



- Nel punto A $V_Y = 0.18 \text{ V}$ e Q_p saturo

$$I_D = \frac{\beta_p}{2} (V_{DD} + V_{Tp})^2 = 190.1 \mu\text{A}$$

- Nel punto B $V_Y = 1.62 \text{ V}$ e Q_p lineare

$$I_D = \frac{\beta_p}{2} [2(V_{DD} + V_{Tp})(V_{DD} - 0.9V_{DD}) - (V_{DD} - 0.9V_{DD})^2] = 49 \mu\text{A}$$

- Corrente media $I_m = 119.6 \mu\text{A}$

- tempo di salita $t_r = t_B - t_A$

$$t_r = \frac{C_L \Delta V_Y}{I_m} = 0.24 \text{ ns}$$

All'inizio il transistor Q_{eq} (equivalente del NAND a 4 ingressi + mos di valutazione, N) è saturo. V_{ds} vale V_{dd} e V_{gs} vale V_{dd} (analogo a prima).


Con riferimento alla figura precedente si assume

$$\begin{aligned} V_{DD} &= 1.8 \text{ V} \\ \beta'_n &= 4\beta'_p = 300 \mu\text{A/V}^2 \\ V_{Tn} &= -V_{Tp} = 0.5 \text{ V} \\ C_L &= 20 \text{ fF} \\ \left(\frac{W}{L}\right)_n &= \frac{0.27}{0.18} = 1.5 \\ \left(\frac{W}{L}\right)_p &= \frac{0.54}{0.18} = 3 \end{aligned}$$

Durante il transitorio di carica il transistor Q_p è saturo per il fatto che $V_{sd} > V_{sg} + V_{tp}$. Sia V_{sd} che V_{sg} all'inizio valgono V_{dd} , e dal momento che la soglia è negativa per forza siamo in saturazione.

Man mano che passa il tempo la tensione su V_Y cresce (cala la V_{sd}) quindi si entra in zona lineare (punto B). La corrente sappiamo ovviamente che cambia, ma a noi è stato chiesto il valor medio che calcoliamo con i valori di corrente trovati in A e B. Il tempo di salita lo ottengo dalla relazione tra corrente, capacità e tensione.

Esempio NAND 4 ingressi: valutazione



- Quando $V_Y = 1.8 \text{ V}$ Q_{eq} saturo

$$I_D = \frac{\beta_{n,eq}}{2} (V_{DD} - V_{Tn})^2 = 76.1 \mu\text{A}$$

- Quando $V_Y = 0.9 \text{ V}$ Q_{eq} lineare

$$I_D = \frac{\beta_{n,eq}}{2} [2(V_{DD} - V_{Tn})V_{DD}/2 - (V_{DD}/2)^2] = 68.9 \mu\text{A}$$


- Corrente media $I_m = 72.5 \mu\text{A}$

- tempo di propagazione (commutazione ingresso $t = 0$)

$$t_{pHL} = \frac{C_L V_{DD}}{2I_m} = 0.25 \text{ ns}$$

Perché non posso collegare due gate dinamici in cascata

Malfunzionamento del collegamento diretto di due gate dinamici



Due porte logiche dinamiche a singolo ingresso connesse in cascata. Con l'ingresso A alto, durante la fase di valutazione C_{L2} si scarica parzialmente ed il valore dell'uscita Y_2 diminuisce al di sotto di V_{DD} , con possibile malfunzionamento della logica.

Due gate dinamici identici, una sola rete di PD fatta da un solo transistor N.

Fase di precarica: uscita alta in entrambi i gate


Fase di valutazione: dipende dagli ingressi, in particolare da A in questo caso. Se A è alto, il nodo di uscita si scarica (Y_1), quindi sul gate di ingresso del secondo stadio c'è zero, quindi Q2 spento, e in teoria ciò dovrebbe impedire la scarica del nodo Y_2 .

In realtà succede che se A è alto durante la fase di valutazione, la scarica di Y_1 non avviene immediatamente ma impiega un suo tempo. Ciò vuol dire che non appena entrò nella fase di valutazione all'ingresso di Q2 mi ritrovo un valore alto perché la scarica su Y_1 non è istantanea! Perciò Q2 permette la scarica di Y_2 , questo fino a quando la scarica di Y_1 porta sottosoglia Q2 (che si spegne, solo che nel frattempo Q2 ha scaricato Y_2). Con questa architettura non possiamo collegare in cascata

Soluzione: logica domino

Logica Domino CMOS

- ▶ La logica domino CMOS rende possibile il collegamento di porte logiche dinamiche
- ▶ Si tratta di una porta logica dinamica che utilizza in uscita un invertitore statico CMOS




La porta logica Domino CMOS. Il circuito è costituito da una porta logica MOS dinamica ed un invertitore CMOS statico connesso all'uscita. Durante la valutazione, Y o rimane basso (a 0 V) oppure effettua una transizione da 0 ad 1 (pari a V_{DD}).


- ▶ Durante la fase di precarica $V_X = V_{DD}$ e $V_Y = 0$
- ▶ Durante la fase di valutazione, in base alla configurazione degli ingressi, si verifica o meno la scarica del nodo Y: se V_Y resta bassa, $t_{pHL} = 0$ mentre se $V_Y = V_{DD}$ si ha t_{pLH} finito
- ▶ Le logiche domino CMOS sono spesso usate per la progettazione dei decoder di indirizzo nei circuiti di memoria

CI VUOLE UN TEMPO FINITO PER ANDARE A $V_Y = 1$

La logica domino è una variante della logica dinamica. La variante risiede nel fatto che io metto in uscita ad ogni stadio un invertitore CMOS. Una volta fatta la precaria, X è alto, ma l'invertitore lo riporta valore basso. Inoltre non c'è dissipazione di potenza statica. Pago però in area (un invertitore in mezzo ad ogni sezione è ingombrante) e in ritardo (commuta la fase da precarica a valutazione, poi c'è il transitorio dovuto all'eventuale scarica del nodo di uscita, poi c'è il transitorio dell'invertitore e a quel punto



(a)



(b)

(a) Due porte logiche Domino CMOS a singolo ingresso connesse in cascata. (b) Andamento delle forme d'onda durante la fase di valutazione.

commutano quelli dopo (perciò domino).

L'idea è che dopo la commutazione da precarica a valutazione, l'invertitore ha il compito di definire in maniera certa se l'ingresso debba essere alto o basso (in base agli ingressi della rete di PD). L'invertitore da valore nullo al secondo gate (a Q2) così che non si possa verificare l'errore per cui Q2 sia alto a prescindere. A quel punto lì se X rimane alto non c'è alcun problema, se X si scarica l'invertitore in breve tempo riconosce tale scarica e non appena X raggiunge un valore per cui l'invertitore la ritiene bassa si innesca la scarica di Y2. L'importante è che non venga rimosso il valore di X1 alto subito nell'istante in cui inizia la valutazione, è meglio che l'invertitore dia al secondo gate il valore certo con un po' di ritardo (se X1 è subito alto si innesca subito un canale conduttivo per Y2 ed è sicuro che succeda perché nella rete di PD ci sono transistori N, è facile che accada perché basta che sia attivato un transistor se è da solo in un ramo, meglio che si inneschi con un po' di ritardo dopo che X1 abbia iniziato a scaricarsi)

→ Se l'uscita commuta, a differenza di prima, me ne accorgo in minor tempo, mi serve solo che la Vgs arrivi al valore Vth partendo da VL invece che da VH.

In sintesi

Le logiche dinamiche CMOS descritte

- ▶ offrono molte possibilità progettuali (a volte non facili)
- ▶ hanno una occupazione di area ridotta
- ▶ hanno una alta velocità di funzionamento
- ▶ dissipano una potenza statica trascurabile
- ▶ presentano importanti effetti non ideali
- ▶ la dissipazione di potenza dinamica può essere significativa
- ▶ la fase di precarica rappresenta un "tempo morto" durante il quale l'uscita non è disponibile

Sintesi delle famiglie logiche

Le Famiglie Logiche

Riassunto delle principali caratteristiche

- ▶ **CMOS standard**
 - ▶ semplici da progettare e ad elevata immunità ai disturbi
 - ▶ $P_s = 0$ e possibilità di avere $t_{pHL} = t_{pLH}$
 - ▶ elevato FI (2 MOST per ogni ingresso) ed occupazione di area
- ▶ **pseudo nMOS**
 - ▶ minore numero di transistori usati
 - ▶ $P_s \neq 0$
- ▶ **pass transistor e TG**
 - ▶ circuiti semplici e ridotta occupazione di area
 - ▶ utilizzate in applicazioni particolari
 - ▶ usa un invertitore CMOS per ristabilire i livelli di segnale
- ▶ **dinamiche**
 - ▶ ridotta occupazione di area ed elevata velocità
 - ▶ minore immunità ai disturbi
 - ▶ $P_s \cong 0$
 - ▶ presenza di non idealità importanti

Non c'è mai un percorso conduttivo alimentazione massa con ingressi stabili (potenza statica nulla), e posso modificare i fattori di forma per avere transistori simmetrici ($\tau = RC$ con R_{eq} dipendente dai fattori di forma)
Problema di Fan In (per ogni ingresso devo tenere conto che sarà in un transistor nella PU e in uno della PD, ciò vuol dire che occupo area, e ciò implica capacità più grandi a cui consegue lentezza nelle commutazioni)

Veloci ma difficili da progettare.

Le applicazioni specifiche possono essere funzioni logiche, multiplexer ecc

L'invertitore riesce a recuperare il valore di 1 o 0 forte lì dove non arriva il pass transistor (solo che lo nega)

Dispositivi three-state e open collector

Dispositivi three-state

- ▶ Le porte logiche CMOS hanno circuiti di uscita *push-pull* in cui l'uscita è mantenuta alta o bassa da un transistor MOS acceso
- ▶ L'uso della soluzione *push-pull* è molto diffuso perché
 - ▶ fornisce una impedenza bassa in entrambi gli stati logici
 - ▶ i tempi di commutazione sono ridotti
 - ▶ l'immunità ai disturbi è migliore rispetto al caso con resistore di carico e singolo transistor
- ▶ Ci sono situazioni in cui il *push-pull* attivo non è adatto: ad esempio, in un sistema a microprocessore è disponibile un unico bus dati per più dispositivi
- ▶ Ci deve essere un sistema di *arbitraggio del bus*
- ▶ Non è possibile usare dispositivi con uscite *push-pull* per pilotare un bus ma serve una porta logica con l'uscita aperta
- ▶ Sono possibili due soluzioni
 1. dispositivi three-state
 2. dispositivi a collettore aperto

ES: INVERTITORE CMOS INADATTO
Ad ogni ingresso corrisponde sempre un'uscita. A noi adesso serve che il circuito possa fornire anche un CA, per non creare interferenza nel BUS

Abbiamo ora una logica che può essere vero, falso o circuito aperto.

Concettualmente abbiamo un buffer, ovvero un operatore identità (uscita=ingresso) seguito da un interruttore, controllato da un segnale che generalmente prende il nome di enable. Enable sarà alto (circuito chiuso) o basso (aperto).

Nell'esempio (logica negata): supponendo $E = V_{DD}$. Sul primo NAND sappiamo che se $E=V_{DD}$ arriverà al suo ingresso zero perché negato, ma dal momento che abbiamo un NAND sicuramente la mia uscita sarà alta (nego un valore che so per certo che sia zero). Quindi sul gate del pMOS ho uscita alta. Caso duale per l'altro AND

Avendo entrambi i transistor spenti il nodo di uscita è elettricamente isolato. Questa situazione mi serve


Mantenere un'uscita ad un determinato valore per alcune applicazioni potrebbe essere dannoso. Esempio: dato un sistema con un bus (insieme di fili che servono a trasportare l'informazione) e circuiti collegati al bus, noi non possiamo collegare al bus le porte logiche per un motivo semplice, ovvero per il fatto che dei valori logici all'interno di un bus non possono coesistere. Serve un circuito di arbitraggio, ovvero un circuito che permette di fare selezione e scegliere quale segnale può andare al bus e quale no! Fare selezione vuole dire generare un terzo stato, ovvero quello di circuito aperto. Vedremo due soluzioni per ottenere la condizione di circuito aperto

Logica three-state (o TRI-STATE®)

→ NUOVO STATO
CIRCUITO APERTO

Esempio: buffer (attivo sul livello basso!)



Logica negata, inversa



- ▶ Non è una logica a tre livelli di tensione ma è la logica a due livelli vista con un terzo stato di uscita: il circuito aperto
- ▶ La presenza di un ingresso separato di abilitazione EN (*enable*) determina se l'uscita si comporta come un *push-pull* oppure entra nello stato "aperto" indipendentemente dai livelli logici presenti in ingresso
- ▶ Quando l'uscita è scollegata, un altro dispositivo logico può pilotare la linea di bus condivisa

Esempio: invertitore (attivo sul livello alto!)


Modifica circuitale a cui aggiungo un ingresso di controllo



EN	IN	OUT
1	1	0
1	0	1
0	1	Hi-Z
0	0	Hi-Z


Questo esempio è in logica vera: quando $E = V_{DD}$ vuol dire che i transistori dovrebbero funzionare, sono accesi e si comportano come un CC. Da un punto di vista elettrico è come se non ci fossero. Perciò se l'enable è attivo avremo ottenuto il funzionamento di un normale invertitore. $E = 0$ fa sì che avendo i transistori (collegati all'enable) spenti la mia uscita vada in uno stato di alta impedenza, ovvero chi è attaccato a V_{out} vede un circuito aperto, un collegamento ad alta impedenza (nodo flottante). Posso perciò prendere questo gate e collegarlo ad un bus, e per non creare problemi basta lasciare $E=0$. Se ci sono più dispositivi legati allo stesso filo bisognerà poi appunto fare della selezione di segnali.

Esempio di interfacciamento con un bus




Questi segnali in logica vera. In questo caso è rappresentato un BUS di 4 bit. Come funziona la "selezione"? Il decoder attraverso i suoi due ingressi A e B genererà un comando di Enable a cui corrisponderà solo uno tra i 3 segnali per attivare un determinato Data Set. Così facendo si arriva un solo enable, che arriva un solo Data Set, che trasporterà l'informazione attraverso il buffer al BUS. Dal punto di vista elettrico mi trovo una CL in ingresso al bus da caricare per portare l'informazione.

Three-state e pads bidirezionali



Bidirezionale: così collegati possono essere sia ingresso del PAD che uscita



- (a) Pilotaggio monodirezionale del pad (piazzola) di uscita
- (b) Pilotaggio bidirezionale del pad: con due buffer three-state è possibile usare la stessa piazzola come ingresso e uscita

Logica open-collector e open-drain

Nasce con le logiche bipolari (soluzione "anziana")


- ▶ Storicamente la logica *open-collector* precede quella *three-state*
- ▶ L'uscita *open-collector* omette semplicemente il transistor di pull-up dello stadio di uscita
- ▶ Quando si utilizzano queste porte si deve usare un resistore di pull-up esterno
- ▶ Il valore di questo resistore non è critico (alcune centinaia o migliaia di ohm)
 1. un valore piccolo aumenta la velocità e il margine di immunità ai disturbi
 2. l'incremento avviene a spese della potenza dissipata e del carico del driver
- ▶ La logica open-collector ha velocità e immunità ai disturbi inferiori rispetto al caso con pull-up attivo per la presenza del resistore

Se voglio realizzare funzioni logiche complesse mi basta collegare insieme le uscite (realizzo un OR solo collegando insieme le uscite allo stesso resistore di carico)

Anche questa serve per ottenere uno stato in cui si ha un isolamento elettrico dell'uscita. In questo caso la ottengo senza inserire il transistor della rete di PU (se pensiamo ad un invertitore CMOS avremo un terminale di uscita aperto, siamo noi che dovremo inserire un carico di PU quando ci serve). Il resistore deve esserci ma non è parte della rete di uscita. È una logica più lenta del CMOS ma ha altri vantaggi

Quando usiamo questa logica?

Logica open-collector e open-drain



- ▶ Situazioni in cui si preferiscono soluzioni *open-collector*:
 - (a) **Pilotaggio di carichi esterni** collegati ad una alimentazione positiva più elevata
 - (b) **AND/OR cablato** realizzato collegando direttamente più gate sullo stesso filo (il collegamento si comporta come una unica porta con più ingressi). Si usa nelle linee di interrupt dei bus dove non si trasferiscono dati ma si segnala se almeno un dispositivo richiede attenzione
 - (c) **Bus esterni** Quando la velocità non è un fattore importante

Memorie

CIRCUITI CON MEMORIA: L'uscita dipende dall'ingresso che applichiamo ma anche dal valore dell'uscita precedente

Vediamo adesso che i circuiti con memoria sono basati sul funzionamento del latch, da cui otteniamo un circuito con memoria che chiamiamo Flip-Flop, e può essere SR o D

- **Circuiti logici combinatori:** circuiti la cui uscita dipende solo dal valore dell'ingresso all'istante di osservazione
- I circuiti combinatori non hanno memoria
- **Circuiti logici sequenziali:** circuiti la cui uscita dipende non solo dal valore attuale ma anche da valori precedenti dell'ingresso
- I circuiti sequenziali richiedono un segnale di temporizzazione (clock) per il loro funzionamento

Non c'è memoria (in questo contesto posso non utilizzare risultati intermedi come ingressi della mia funzione che mi darà un valore di uscita)


A differenza del circuito combinatorio, ho bisogno di tenere traccia del tempo (mi serve un clock)

L'USCITA DIPENDE DA COME VARIANO GLI INGRESSI, MA È ANCHE DIPENDENTE DALL'USCITA PRECEDENTE PER CERTI CONFIGURAZIONI DEGLI INGRESSI (Nella Retroazione di fatto l'uscita è un ingresso)

Retroazione Positiva

Iniziamo introducendo lo schema di base per comprendere come funzionano una memoria con lo schema di Retroazione

Latch e flip-flop



FORZIAMO IL VINCOLO $v_Z = v_W$

(a) Latch elementare, (b) Il latch con l'anello di retroazione aperto, (c) Determinazione dei punti di lavoro del latch.

► La memoria è una componente molto importante dei sistemi digitali che permette di

1. immagazzinare programmi e dati nei computer
2. conservare temporaneamente le uscite dei circuiti combinatori per usarle in istanti successivi

► Esistono due modi per realizzare una memoria in un circuito digitale

1. usare una **retroazione positiva** per imporre al circuito due stati stabili (bistabilità) con cui memorizzare in modo permanente uno stato logico (circuito sequenziale **statico**)
2. usare la **carica immagazzinata in un condensatore**. A causa della presenza di **leakage** questo tipo di memoria richiede un meccanismo di ripristino dell'informazione (**refresh**) (circuito sequenziale **dinamico**)

USEREMO PER UNA CELLA DI MEMORIA STATICA

USEREMO PER UNA CELLA DI MEMORIA DINAMICA

Bistabile = memorizzo uno 0 o 1

LOGICA DINAMICA

MEMORIA → 1) RETROAZIONE POSITIVA (RETI LOGICHE)
2) LOGICA DINAMICA

- Il circuito bistabile elementare è il latch
- Sono presenti due punti di funzionamento stabili A e C
- Le uscite X e Z sono complementari

È formato da due invertitori, con il primo che ha l'uscita come ingressi del secondo, e l'uscita del secondo è ingresso del primo. Sono quindi in serie. È un circuito bistabile (come dice la parola stessa ha 2 stato stabili, ma vedremo che ne ha anche uno instabile).


Come studiamo la caratteristica di trasferimento? Dovremo studiare il valore dell'uscita v_Z rispetto al valore di ingresso v_W (disegno centrale). Mettendo due invertitori in cascata ottengo a caratteristica mostrata in figura, con un tratto centrale ripido dato dal prodotto delle due pendenze e due tratti rettilinei lunghi.

Avendo 2 invertitori in cascata, e $v_{iL} \Rightarrow v_{oL}$ e $v_{iH} \Rightarrow v_{oH}$

Come trovo gli stati di equilibrio? Devo intersecare la caratteristica di trasferimento con la curva di carico. In questo caso la curva di carico rappresenta il vincolo per cui $V_z = V_w$ (luogo dei punti della bisettrice del primo quadrante). Da questa intersezione ottengo 3 punti A, B e C. **Di questi punti B è instabile, ovvero alla minima variazione di ingresso l'uscita commuta verso un punto stabile.** Nota: X e Z sono uscite complementari, ovvero mi vengono fornite contemporaneamente l'uscita vera e negata da queste due uscite

Latch e flip-flop

Questa caratteristica del latch è alla base delle letture e scritture di una memoria



$V_i = V_w$ } A una qualsiasi
 $V_O = V_z$ } V_i deve corrispondere
 $V_z = V_i \rightarrow y = x$ vincolo
 lo del circuito

Il punto B è un punto operativo instabile per il latch: un piccolo incremento positivo v_w viene amplificato nell'anello e provoca lo spostamento del punto operativo nel punto stabile C. Se v_w fosse negativo, il punto operativo si sposterebbe nell'altro punto stabile A.

Adel S. Sedra, Kenneth C. Smith
 Circuiti per la microelettronica
 Edises

- Il punto di funzionamento B è instabile

Nota: un flip flop è un latch con la circuiteria che serve per scegliere verso quale punto di lavoro dirigersi

Trigger

Instabilità del punto B: supponiamo una perturbazione sul punto B (verso destra, perturbazione all'ingresso V_w). Ciò fa sì che il mio punto di lavoro necessariamente si porti sulla caratteristica. La variazione del punto di lavoro sulla caratteristica produce quindi una variazione di V_z . Seguendo la logica del latch per cui V_z diventa poi ingresso V_w si osserva che in breve si raggiunge il punto stabile C, dove mi fermerò. **Ciò è permesso dal fatto che la caratteristica sia molto pendente (permette la proprietà rigenerativa che porta il punto di lavoro in A o in C).**

- Il latch è quindi un circuito bistabile con uscite complementari
- Lo stato stabile in cui si trova ad operare dipende dalla eccitazione esterna che lo forza in esso
- Il latch memorizza questa azione esterna rimanendo nello stato raggiunto indefinitamente
- Come elemento di memoria il latch può immagazzinare l'informazione relativa ad un bit Associa a C un valore e ad A il valore logico opposto
- Si tratta di un latch di tipo statico
- Serve un meccanismo per forzare lo stato del latch → Vedremo come forzarlo in più modi

Sintesi funzionamento latch: per una piccola perturbazione (arbitrariamente piccola tanto il punto B è instabile) di V_w (suppongo positiva) ottengo in uscita una piccola variazione negativa V_x (siamo ancora nel tratto pendente). Questa variazione negativa però sarà più grande dell'ingresso che abbiamo perché ci troviamo nel tratto centrale (pensare alla caratteristica di un invertitore). Questo valore negativo è ingresso del secondo invertitore, che fa esattamente la stessa cosa, ma ci dà in uscita un valore positivo. Di fatto avendo dato in ingresso una perturbazione positiva piccola ne troviamo in uscita una amplificata (da due invertitori) sempre positiva. Nel momento in cui si esce dalla zona ad alta pendenza si smette di amplificare la variazione di segnale, entrando così nella regione di lavoro stabile.

→ Ci serve quindi per imporre un'uscita (alta o bassa). Lo farà partendo dalla soglia logica.

Decima lezione

FORZARE IL LATCH $\Rightarrow$ FLIP-FLOP

Riprendiamo il discorso sul latch. Se io riuscissi a modificare quel circuito in modo tale che io dall'esterno decido se andare in A o in C, otterrei un elemento di memoria. In generale io non posso lavorare in B perché molto instabile, perciò sarebbe una buona idea rendere questo gate programmabile per portare il punto di lavoro in B ogni volta che si vuole decidere di memorizzare un nuovo valore (applicando una perturbazione adeguata). Nota: la perturbazione basta che sia minima.


Studiamo adesso il meccanismo per forzare lo stato: **Trigger + Latch = Flip Flop**

LATCH = CIRCUITO BISTABILE
FLIP FLOP = BISTABILE DOVE
FORZO IL PUNTO DI LAVORO,

Latch e flip-flop

- Il latch e il circuito di generazione del segnale di cambiamento (trigger) realizzano un flip-flop
- Il flip-flop più semplice è il Set-Reset mostrato in figura

Modifica circuitale che
forza lo stato stabile A
o C.




R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	Non utilizzato

2 TIPI di FLIP FLOP:
1) Flip Flop SR
2) Flip Flop D

→ SEHENI IN:
1) RETROAZIONE
2) IN LOGICA PASS TRANSISTOR
E CMOS

(a) Il flip-flop set/reset (SR) e
(b) la sua tabella di verità.



R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	Non utilizzato

(a) Il flip-flop set/reset (SR) e
(b) la sua tabella di verità.

Adri S. Sedra, Kenneth G. Smith
Circuiti per la microelettronica
Edises

- È composto da due porte NOR collegate in modo incrociato
- Il secondo ingresso di ogni porta è usato come comando
- Nello stato di riposo $S = R = 0$
- Per memorizzare 1 si impone $S = 1$ e $R = 0$
- Per memorizzare 0 si impone $S = 0$ e $R = 1$
- Il caso $S = R = 1$ non è ammesso perché rende impossibile predire lo stato finale del flip-flop
- Possibile una soluzione NAND con comandi complementati

Come realizziamo un latch: 2 invertitori CMOS e li chiudiamo in retroazione. Possiamo poi inserire segnali di set e reset per generare un Flip flop: sostituiamo ai due NOT due NOR perché così abbiamo due ingressi aggiuntivi, che servono a forzare lo stato o in A o in C!

Studiamo il caso dell'esempio:

S sta per Set, R per Reset: $S=1$ voglio uscita alta, $R=1$ voglio uscita bassa. Se non voglio fare niente perché non mi interessa ad esempio aggiornare la cella di memoria, non faccio nulla e tengo sia R che S bassi. Se $S=1$ (e $R=0$) indipendentemente da cosa c'è nel secondo ingresso, l'uscita nel NOR di S è zero (nego una somma). Ciò vuol dire che in ingresso al primo NOR abbiamo due zeri, quindi l'uscirà sarà 1. Le uscite saranno opposte, con quella che rappresenta la logica vera (Q) = 1 e Q negato = 0. Con ragionamenti analoghi si riesce a ricavare la tabella. Non si può mettere S e $R = 1$ contemporaneamente perché impongono due funzioni non compatibili.

Da quanto appena detto, con due NOR in retroazione abbiamo appena realizzato un Flip Flop nella maniera più semplice possibile.

Abbiamo realizzato un FF con 8 transistori (4 N e 4P) con una rete di PD (parallelo) e quella di PU (serie). Tutto ciò per una memoria da un bit. Ci saranno modi più semplici per realizzare ciò.

Andiamo ad osservare come ottenere schemi efficienti (a livello elettrico, oltre che logico)


Flip Flop temporizzato Schema Elettrico CMOS Set Reset

Flip-flop SR CMOS temporizzato


Esempio 1

In base a dove arriva il segnale 1 e 0 (S o R), allora si verifica la commutazione delle due uscite (grazie al latch). Se non arrivano ingressi (S e R = 0), le due uscite non variano, si confermano (sono uguali e quelle precedenti, c'è memoria del circuito).

SCARICA DEL NODO Q



- 1) $\bar{Q} = V_{DD} = V_{\text{sul gate}}$. V_{GS} del transistor $\rightarrow Q_1 = 0$, quindi spento perché sotto soglia
 - 2) Più $\bar{Q}$ si scarica, più V_{GS} diventa negativa. Più, il transistor va per accendersi
 - 3) Di fatto, più $\bar{Q}$ diventa basso, più Q diventa alto
 - 4) Una volta superata la soglia di B, $\bar{Q} = \frac{V_{DD}}{2} - x$ e $Q = \frac{V_{DD}}{2} + x$
- Se l'uscita del primo invertitore è un po' negativa, la proprietà rigenerativa farà sì che si raggiunga velocemente un nuovo punto di equilibrio



Realizzazione CMOS di un flip-flop SR temporizzato. Il segnale di clock è indicato con ϕ .

NOTA BENE: SET E RESET CREANO COLLEGAMENTO TRA USCITA Q e $\bar{Q}$ E MASSA

Aggiungiamo il segnale di temporizzazione ($\neq$ da prima, dove era assente)

In questo schema abbiamo riconosciamo intanto 2 invertitori CMOS, uno con Q1 e Q2, l'altro con Q3 e Q4. L'uscita di un invertitore è collegata all'ingresso dell'altro, infatti l'uscita Q è posta in collegamento con il gate del primo invertitore e l'uscita del primo è collegata al gate del secondo. Allora abbiamo due invertitori chiusi in retroazione, ovvero un latch. (NOT in CMOS). Abbiamo visto poi prima come questi due invertitori ci diano l'uscita vera e negata indicate con Q e Q negato. I transistori Q5/6/7/8 sono di contorno, e per come sono collegati capiamo che servono per settare lo stato stabile. La novità è la presenza di Q6 e Q8, transistori controllati da un segnale temporizzabile (clock, un onda quadra, periodica). Per phi basso il transistorore è spento, quindi Q6 e Q8 isolano il latch. Allora il clock basso impedisce che succeda qualsiasi cosa, ciò che è memorizzato sta lì. Per phi alto Q6 e Q8 diventano CC, e a quel punto ciò che conta è lo stato di Q5 e Q7

Supponiamo adesso che nel latch sia memorizzato un valore basso ($Q=0$, $Q_{\text{negato}}=V_{DD}$) e il clock inizialmente sia basso. Voglio andare a memorizzare un 1, quindi devo dare un comando di set ($S=1$, $R=0$ dal punto di vista logico, elettricamente parlando porto alto il gate di Q5 e tengo a zero quello di Q7). Nel momento in cui il clock si alza Q6 e Q8 diventano dei CC, e siccome $R = 0$ il ramo di Q7/8 è come se fosse un aperto (non ha alcuna influenza). Dall'altra parte entrambi i transistori sono ON, perciò si genera un percorso conduttivo tra il nodo di uscita inizialmente a V_{DD} e massa. Il percorso conduttivo che si forma perciò vuole fare scaricare quel nodo forzando in uscita uno zero (c'è il solito condensatore parassita su quel nodo).

Nota: la serie Q5 Q6 prova a scaricare il nodo d verso massa, ma Q negato rappresenta lo stato stabile di un latch. Con questa scarica si cerca di spostare il punto di lavoro da A a C, ma in realtà a me non serve arrivare fino a C dal momento che sarà sufficiente spostare il punto di lavoro in B e leggermente poco oltre, così da garantire quella minima perturbazione per fare scattare il latch in automatico e fargli cambiare punto di lavoro (grazie alla proprietà rigenerativa).

Cosa vuol dire arrivare a B e superarlo un po? B è il punto centrale della caratteristica, cioè la soglia logica. Perciò Q5 e Q6 che devono forzare il nodo (Q negato) a scaricarsi non serve che lo portino a zero, ma basta che si abbassi di poco sotto la soglia logica


Nel momento in cui sono sotto la soglia logica ho già oltrepassato B e sarà poi l'azione degli invertitori chiusi in retroazione che farà il resto del lavoro velocemente. Quindi se uno volesse progettare il circuito deve dimensionare Q5 / 6 in modo che riescano ad abbassare bene il potenziale sul nodo di uscita (vincolo sui fattori di forma), e un altro vincolo importante è che il segnale di Set rimanga alto il tempo necessario per fare sì che questa scarica parziale avvenga. Se il Set cala prima che venga raggiunta la soglia logica non ho fatto scattare il latch.

Perché non possono esserci R e S = 1? Entrambi cercherebbero di abbassare verso massa le due uscite, e ciò non è elettricamente possibile

È importante che nel tempo di clock fissato, la scarica sia abbastanza rapida (almeno fino a V_{TL})

Variante del Flip Flop precedente con pass transistor

Esempio 2: pass transistor



Pass TRANSISTOR sempre collegati al nodo di uscita, da creare percorso conduttivo tra Q o $\bar{Q}$ con S e R

Prima scarica: vanno il nodo alto, adesso carichiamo quello basso!

Una semplice realizzazione CMOS del flip-flop SR temporizzato. Questo circuito è molto utilizzato come cella elementare nel progetto di chip per memorie statiche ad accesso casuale (SRAM).

Questa è una cella di memoria (la ritroveremo). 2 invertitori in retroazione generano il latch. Ora ho un pass transistor che fa da selettore (clock alto, circuito si attiva) e ciò che succede è il comando che viene dato sull'altro terminale del pass transistor. Supponendo che sia memorizzato un valore alto, abbiamo $Q = V_{DD}$ (e $Q \text{ negato} = 0$). Clock basso = pass transistor spenti, cella di memoria isolata. Se voglio memorizzare nella cella zero, fisso i due valori di S e R che mi servono ($R=1, S=0$), poi si alza il clock. Quando $\phi = V_{DD}$ il pass transistor di R è attivo, perciò inizia a verificarsi il trasferimento di V_{DD} dal nodo di R al nodo Q negato, stiamo trasferendo un 1, così come dall'altra parte succede la cosa opposta.

Come detto prima, io non devo trasportare l'1 intero (trascuro il fatto che il pass transistor sia capace di passare un uno debole!), a me basta arrivare alla soglia logica dell'invertitore, quindi se anche l'1 che trasferisco è sporco mi basta che sia un po' più grande di $V_{DD}/2$. A quel punto è il latch che scatta.

Nota: quando vale il consumo di potenza statico? Se non considero il transitorio non c'è consumo di potenza statica (CMOS non consuma) e durante la parte di mantenimento di valori il phi è basso (genera il CA) quindi non permette dissipazione di potenza statica.

IN CASO STATICO NON È AMMESSA CIRCOLAZIONE DI CORRENTE



- ▶ Esistono molti flip-flop che possono essere realizzati usando varie porte logiche
- ▶ La realizzazione CMOS si può ottenere implementando i gate logici direttamente nella loro forma CMOS complementare

- ▶ Di solito questo metodo è semplice ma produce circuiti abbastanza complessi
- ▶ È possibile semplificare gli schemi usando un approccio circuitale e non logico
- ▶ Vediamo un esempio di questo modo di procedere considerando un flip-flop D

Flip Flop D

Flip-Flop D


Prima lo stato era forzato da 2 ingressi, ora da solo 1.



Il segnale in uscita si aggiorna con il valore di D che si riscontra quando si alza il clock, e non può variare fino al fronte di salita successivo

- ▶ **CLK=0** stato di memorizzazione o riposo: variazioni dell'ingresso D non hanno effetto sullo stato del FF
- ▶ **CLK=1** acquisizione del livello logico presente su D prima del fronte di salita del clock: il FF commuta sul fronte (edge-triggered)
- ▶ Sono possibili realizzazioni che usano ingressi S e R senza temporizzazione

Possiamo realizzarlo con lo schema CMOS già visto prima, oppure in questo modo



Una semplice realizzazione del flip-flop D. Il circuito in (a) utilizza il clock a due fasi senza sovrapposizione le cui forme d'onda sono mostrate in (b).


Adel S. Sedra, Kenneth C. Smith
Circuiti per la microelettronica
1995

- ▶ Ci sono due ingressi: oltre al segnale del dato D e alle uscite Q e $\bar{Q}$ è presente un segnale di temporizzazione (clock) ϕ
- ▶ È composto da due invertitori G_1 e G_2 collegati in retroazione positiva
- ▶ L'anello di retroazione è chiuso solo per una parte del periodo del clock
- ▶ Si assume che ϕ e $\bar{\phi}$ non siano mai contemporaneamente alti


Questo circuito sfrutta entrambe le caratteristiche delle memorie, ovvero la bistabilità ma anche la memorizzazione sull'effetto reattivo (per certi versi statico ma anche dinamico). Abbiamo i soliti invertitori collegati in retroazione, questa volta sono collegati così da un pass transistor, e il tutto è collegato al dato che deve arrivare sempre attraverso un pass transistor. I due transistori sono controllati da un segnale di temporizzazione phi, solo che su uno phi è in forma negata. I due invertitori sono collegati in retroazione positiva solo quando il transistor che li collega è chiuso.

Master-slave

Flip-Flop D Master-Slave




Abbiamo 2 segnali di temporizzazione, non più 1, e quelli non si sovrappongono. Quindi, hanno stesso duty cycle, ma uno ritarda in fase rispetto all'altro.



(a) Un flip-flop D master-slave. Gli interruttori possono essere realizzati, come di solito viene fatto, con porte di trasmissione CMOS. (b) Le forme d'onda del clock a due fasi senza sovrapposizione necessarie al funzionamento.



Si prendono due schemi di quelli appena visti e vengono posti in serie. Dovranno essere controllati da due fasi di clock che non devono sovrapporsi (deve esserci un intervallo di tempo finito in cui entrambi i clock sono bassi per non avere sovrapposizione alta). Il primo è il master, il secondo lo slave. Phi 1 e phi 2 fanno esattamente ciò che facevano prima, ma ognuno per il proprio schema.

Flip-Flop D Master-Slave



Fase 1: phi 1 alto e phi 2 basso. Master e slave sono isolati. Lo slave è in fase di memorizzazione, il master di invece sta prendendo l'informazione da D. La trasmissione dell'informazione avviene con lo stesso metodo precedentemente visto. **La differenza rispetto a prima è che mentre acquisiamo l'informazione da D, l'uscita è certamente stabile perché lo slave è isolato dal master ed è chiuso in retroazione**

- $\phi_1 = 1$ e $\phi_2 = 0$: l'ingresso è collegato al master con l'anello di retroazione aperto e lo slave è isolato con anello di retroazione chiuso
- L'uscita Q resta al valore memorizzato in precedenza e le capacità dei nodi del master sono caricate ai valori di tensione corrispondenti al valore presente di D




- $\phi_1 = 0$: il master è isolato dall'ingresso

Fase 2: ci sarà un istante di tempo in cui phi 1 e 2 sono entrambi nulli. C'è un istante su tempo in cui sono sia isolato che privo degli anelli di retroazione (condizione puramente dinamiche).

Flip-Flop D Master-Slave

Adesso l'ingresso dello Slave è stabile, perché il Master è in memorizzazione



il clock effettivo in uscita sarà dato da ϕ_2 :
 ϕ_2 ALTO $\rightarrow$ AGGIORNAMENTO DELL'USCITA
 ϕ_2 BASSO $\rightarrow$ ϕ_1 ALTO $\Rightarrow$ MEMORIZZAZIONE

- ▶ $\phi_1 = 0$: il master è isolato dall'ingresso
- ▶ $\phi_2 = 1$: l'anello di retroazione del master latch si chiude memorizzando D
- ▶ L'uscita del master è collegata all'ingresso dello slave che ha l'anello aperto
- ▶ Le capacità dei nodi dello slave sono caricate in modo che quando ϕ_1 torna alto si memorizza il nuovo dato e in uscita si ha $Q = D$

Fase 3: nel master sto memorizzando ciò che ho acquisito, dopo di che ciò che è stato acquisito è ormai stabilizzato dall'intervallo precedente lo posso trasferire allo slave, che si comporta come un normale Flip Flop.

Non ho più così il problema indicato prima, il dato è stabile, solo che per rimanere stabile passa per due FF così progettati

- ▶ Quando si ha il fronte positivo del clock ϕ_2 l'uscita Q assume il valore di D presente in ingresso al fronte negativo di ϕ_1
- ▶ L'uscita resta costante per un periodo di clock
- ▶ Durante l'intervallo di non sovrapposizione entrambi i latch hanno l'anello di retroazione aperto
- ▶ Per assicurare che le capacità dei nodi siano in grado di conservare la maggior parte della loro carica questo intervallo deve essere breve Se l'intervallo in cui tutti i transistori sono aperti è troppo lungo, le cariche nei condensatori parassiti soffrono del leakage
- ▶ Tipicamente si considera 1/10 (o meno) del periodo di clock (circa 1 ns)

Quindi, CONCETTO di MEMORIA $\rightarrow$ 1) Se applico un ingresso, forzo un'uscita (aggiornandola)
2) Se non faccio niente, il circuito (ad esempio per via della retroazione) si mantiene ad uscita costante (l'uscita del circuito rimane come l'ultimo aggiornamento, perciò definiamo il circuito con memoria)

Classificazione delle memorie

Classificazione delle memorie

Approfondiamo lo studio delle RAM

Le memorie si possono dividere in tre grandi gruppi

- ▶ **RWM** (Read/Write Memory) memorie leggibili e scrivibili. Sono comunemente chiamate **RAM** (Random Access Memory). **Perdono l'informazione quando non sono alimentate.** Es: **SRAM, DRAM** → **STATICA DINAMICA**
- ▶ **ROM** (Read-Only Memory) memorie a sola lettura: sono scritte una volta per tutte e possono solo essere lette. **Mantengono l'informazione anche se non alimentate**
- ▶ **NVRWM** (NonVolatile Read/Write Memory) memorie di lettura e scrittura non volatili. Mantengono il dato anche in assenza di alimentazione

Perché ad accesso casuale? Perché posso scrivere e eleggere le celle di memoria con tempi che sono indipendenti dalla loro posizione, tutti i bit sono accessibili allo stesso modo senza differenza di posizione

Chi costruisce una RAM costruisce una cella che può essere caricata con un 1 o uno 0. Chi costruisce una ROM costruisce un oggetto che ha le celle già occupate da un 1 o uno 0 e non è più modificabile. Quindi non si può utilizzare una ROM per memorizzare dati o scrivere programmi, ma è magari la memoria dove depositare un sistema operativo. Le RAM, una volta tolta l'alimentazione, perdono tutta l'informazione che contengono, le ROM no (l'informazione è cablata dentro).

Nuove memorie, ROM che si possono scrivere, non volatili perché se tolgo l'alimentazione rimangono memorizzati i dati inseriti

Dimensione delle memorie

- ▶ La dimensione globale di una memoria viene di solito misurata in bit (Kilo, Mega, Giga, Tera) indirizzabili singolarmente o a gruppi
- ▶ Al loro interno le memorie sono organizzate in word (parole) cioè in gruppi di M bit (con M tipicamente 32 o 64)
- ▶ All'interno di un sistema di elaborazione vi sono vari tipi di memorie, realizzate con tecnologie diverse e caratterizzate dall'avere dimensioni e tempi di accesso differenti
 1. memoria principale a più rapido tempo di accesso in cui sono presenti molte (se non tutte) le istruzioni del programma. Di solito è ad accesso casuale
 2. memoria di massa, di solito sequenziali, a cui non si accede di frequente (es: sistema operativo), di capacità anche molto elevata


Gerarchie di memoria:

- 1) di solito è una RAM, e racchiude tutti i dati per la funzionalità dei programmi
- 2) disco, dove metto cose che vengono utilizzate poco, di solito hanno una capacità molto più elevata delle memorie interne (di solito più la memoria è grande, meno è veloce)

Architettura di una memoria

Architettura di una memoria

In termini concettuali una memoria di N parole da M bit è organizzata nel modo mostrato in figura



Abbiamo un chip di memoria organizzato in:
• N word
• 32 o 64 celle

Se si vuole aggiornare o leggere la memoria bisogna passare dal bus.

- ▶ I bit in un chip di memoria sono indirizzabili singolarmente o in gruppi di 4, 16, 32 o 64
- ▶ Ogni cella di memoria è un circuito elettronico capace di immagazzinare un bit

- ▶ Una memoria di N word necessita di

$$K = \log_2 N$$

K bit per il decoder per la N word
 $2^K = N$

bit di indirizzo per la selezione della parola desiderata

- ▶ I bit di indirizzo devono essere decodificati da un *decoder* per generare il segnale di selezione che attiva una fra le N word
- ▶ Gli M bit della word selezionata devono poi andare sul bus di uscita durante l'operazione di lettura oppure dal bus provengono gli M bit da scrivere sulla word selezionata
- ▶ Se $N \gg M$ questa architettura non è più ragionevole perché sfrutta in modo irrazionale lo spazio e comporta resistenze e capacità parassite troppo elevate
- ▶ Si organizzano le celle di memoria in una matrice (all'incirca) quadrata e si dividono i bit di indirizzo in due gruppi: il primo per selezionare una riga e il secondo per selezionare le colonne


Se ho una word troppo grande per il mio utilizzo, è inutile

Abbiamo una serie di celle organizzata di "world", possiamo perciò vedere la memoria come un vettore. Ci servirà qualcosa che realizza il vettore. Inoltre dobbiamo selezionare la world di nostro interesse = usiamo un decodificatore di riga, un dispositivo che in base ai suoi ingressi attiva una solo uscita (e quindi una sola world), e analogo ragionamento sarà quello che ci permetterà di scegliere un bit nella world.

Perché si adotta questa soluzione? Per il fatto che permette di arrivare più velocemente a qualsiasi cella di memoria piuttosto che arrivarci con solo un decodificatore di riga in una world molto lunga

Abbiamo bisogno di una **matrice di memoria**


Architettura di una memoria 2^{M+N} bit



Un chip di memoria di 2^{M+N} bit organizzato in una matrice di 2^M righe $\times$ 2^N colonne.

Architettura di una memoria

- Per memorie ancora più grandi (> 256 kB) anche dopo la suddivisione vista le capacità parassite delle piste molto lunghe che collegano un elemento di memoria nella prima riga al sense amplifier sarebbero troppo elevate
- Le memorie vengono ancora suddivise in P blocchi ($\log_2 P$ bit di indirizzo) ciascuno dei quali è organizzato come un array righe/colonne come il precedente



Ho un indirizzo in più, ovvero quella del blocco che serve

Abbiamo non più una word ma tanti bit affianco, mi serve allora un indirizzo di riga e uno di colonna. Queste coordinate mi indirizzano un punto di incrocio ovvero una cella di memoria. Il decodificatore di riga in base agli ingressi che gli do mi attiva una sola riga, ma io ho bisogno di fare due operazioni su una cella (o riga) ovvero leggere e scrivere.

Se voglio leggere una cella già piena:

- 1) seleziono la riga che mi interessa (word line) e si alza il segnale K, quindi ho selezionato tutte le celle della riga
- 2) con un decodificatore di colonna si alza il segnale L (grazie agli ingressi giusti)
- 3) all'interno quindi della matrice ci sarà una cella vede alzarsi sia il segnale di word line che di bit line (riga e colonna) attivi contemporaneamente, e sarà lei che dovrà essere letta

Per ora l'informazione è andata dall' esterno verso la memoria. Ora devo leggere (dalla memoria verso l'esterno)

La mia cella ora renderà disponibile il suo contenuto (dopo vediamo come). Siccome le matrici sono molto grandi, le celle sono molto piccole = quantità di carica in una cella è piccola.

Come viene eseguita la lettura?

La quantità di carica presente nella cella si traduce nella variazione di tensione della bit line (crescerà di poco la V della bit line perché la carica della cella è piccola e anche perché io voglio leggere in fretta, quindi non si aspettano lunghi transitori di carica della bit line). Serve quindi un dispositivo molto suscettibile a piccole variazioni di tensione = sense amplifiers (circuito analogico fondamentale al funzionamento della memoria, amplificatore differenziale estremamente sensibile)

Nota: le frecce in figura sono bidirezionali perché prima indirizzo la bit line per trovare la cella, poi devo leggere dalla bit line quindi vado nella direzione opposta, il sense amplifier scatta dando l'informazione (porta alta l'uscita relativa) la quale andrà sul decodificatore di colonna, che però adesso ha il compito di prendere l'informazione e depositarla sul BUS.
Procedimento analogo per scrivere ma opposto, quindi dal BUS il dato viene portato all'interno della cella

Definizioni

- ▶ **Tempo di accesso** indica l'intervallo di tempo fra l'inizio di una operazione di lettura e la disponibilità del dato in uscita alla memoria
- ▶ **Tempo di ciclo** rappresenta il minimo tempo che intercorre fra due operazioni consecutive di memoria
- ▶ In modo conservativo, il tempo di ciclo considera le operazioni di scrittura e lettura consecutive sulla stessa cella di memoria
- ▶ Per le memorie MOS i tempi di accesso e di ciclo variano fra qualche ns e qualche centinaio di ns

Celle di memoria RAM

- ▶ Le RAM (Random Access Memory) sono memorie **leggibili e scrivibili**
- ▶ Perdono l'informazione quando non sono alimentate (memorie volatili)
- ▶ Le celle della memoria occupano la maggior parte dello spazio disponibile in un chip di memoria
- ▶ Per poterne realizzare un numero elevato devono avere
 1. **dimensioni molto ridotte**
 2. **minima dissipazione di potenza possibile**
- ▶ Molti dei circuiti visti che realizzano i Flip-Flop sono troppo complessi per essere usati come cella in una memoria RAM

In generale il FF è efficiente per la memorizzazione del dato ma non è efficiente se ne voglio fare tanti assieme (troppo complicato per essere una cella di memoria RAM)

RAM statica

Schema come quello del FF RS con pass transistor

Latch composto da due invertitori chiusi in retroazione (circuiti già visti). Sappiamo che questa struttura ha due stati di equilibrio stabile e uno instabile, quindi memorizzo un valore alto o basso in base allo stato in cui mi ritrovo. Il latch non può stare in B. La cella deve comunicare con l'esterno, e lo fa attraverso due pass-transistor che sono Q5 e Q6. Il dato è memorizzato sul livello di tensione sui nodi Q e Q negato. **I pass transistor a loro volta sono collegati alla bit line, cioè alle piste sulle quali andiamo a mettere il valore che abbiamo letto o che vogliamo scrivere.** Infine la word line sarà ciò che ci permette di attivare o lasciare interdetta la cella, collegando i


Esistono due tipi di memorie RAM in tecnologia MOS

- ▶ **Le RAM statiche (SRAM)** utilizzano **latch statici come celle elementari** → **LATCH (RETROAZIONE)**
- ▶ In presenza di alimentazione mantengono il dato memorizzato indefinitamente
- ▶ **Le RAM dinamiche (DRAM)** **immagazzinano i dati in elementi capacitivi** **LOGICA DINAMICA**
- ▶ Anche in presenza di alimentazione necessitano di refresh per la presenza di correnti di perdita
- ▶ L'area occupata è inferiore al caso statico ma i circuiti di lettura e scrittura sono più complessi

Statico = retroazione

Dinamico = carica nel condensatore

Cella di memoria statica CMOS



Una cella di memoria SRAM in tecnologia CMOS.

gate dei due pass transistor. Quando la WL è nulla la mia cella è isolata, appena voglio lavorarci sopra la WL deve essere a 1, così che possa mettere in contatto l'interno della cella con le due bit line. È una cella di memoria CMOS perché compaiono sia transistori N che P.

- ▶ La cella è formata da un **flip-flop** composto da due invertitori collegati in modo incrociato e due **transistori di accesso** Q_5 e Q_6 (**Pass Transistor**) che consentono il flusso di corrente bidirezionale tra le linee di colonna e il flip-flop. Pass transistor permette la bidirezionalità
- ▶ I transistori di accesso sono attivati quando è selezionata la word line (WL)
- ▶ Essi mettono in collegamento la cella con le linee di colonna B e $\bar{B}$. **È una cella naturalmente differenziale**
- ▶ Si realizza una **uscita differenziale** che aumenta l'affidabilità del circuito
- ▶ Questo circuito è noto come cella a sei transistori o 6T

NOTA: Sia lettura che scrittura basate sulla scarica del condensatore parassita (LETTURA = BIT LINE, SCRITTURA = del nodo con v_{eq} come dtd)


Entrambe sfruttano le proprietà del latch di cambiare stato superata la soglia (proprietà rigenerativa)

Lettura della cella

Cella di memoria statica CMOS

Operazione di lettura

- Lettura
- 1) Precarico la bitline a V_{DD} (non voglio che un transistor raggiunga la soglia...)
 - 2) Alzo la WL
 - 3) Analisi dei transistori
 - 4) Analisi di Q_5 e Q_1



CERCHIAMO DI CAPIRE QUARE DI QUESTI CONDIZIONI C'È CORRENTE

Supponiamo che all'interno della cella sia memorizzato un 1 (su Q c'è V_{DD} , su Q negato c'è zero).

Inizialmente la WL è bassa (Q_5 e Q_6 spenti). Quando voglio leggere, dovrò **prima di tutto precaricare le bit line ad un valore noto (es a V_{DD})**. Questa è in operazione innaturale perché abbiamo di solito le bit line una vera e una falsa, ma nel momento in cui vogliamo leggere le forziamo entrambe alte. **Una volta precaricate le bit line indirizzo la cella ($WL = 1$)**. Nel momento in cui portiamo alta la WL stiamo indirizzando tutte le celle della riga.

Analizziamo adesso la situazione su ogni transistor:

Q_2 è spento perché è un pMOS con una tensione alta sul gate

Q_3 è spento per la stessa ragione

Q_4 è potenzialmente acceso, ma con corrente nulla, quindi interdetto
 Q_6 come Q_4

Questi transistori non danno contributo di corrente.

Rimangono Q_5 e Q_1

Q_5 ha gate V_{DD} e ha $V_{DS} = V_{DD}$ quindi è saturo


Q_1 è acceso perché permetterà scorrimento di corrente che passa su Q_5 (Q_1 si accende subito appena inizia a circolare corrente su Q_5 , la sua V_{DS} aumenta gradualmente con lo scorrere della corrente)

- ▶ Si suppone che la cella abbia memorizzato un 1 logico
- ▶ Le linee B e $\bar{B}$ vengono precaricate ad una tensione nota e la WL indirizzata
- ▶ Solo la porzione di circuito formata da Q_1 e Q_5 è attiva

In ogni nodo ricordiamo che è presente l'effetto reattivo parassita. In particolare le bit line sono piste molto lunghe = superficie molto grande = effetti reattivi importanti.

Cella di memoria statica CMOS

Operazione di lettura



Inizialmente C_b è carico, C_q scarico. Quando indirizzo la cella la WL va alta inizio a trasferire carica perché Q5 è attivo. Man mano che la corrente carica C_q negativo, la V_{ds} di Q1 diventa positiva, e quindi anche Q1 inizia a prelevare corrente i₁. Questa corrente va in concorrenza a i₅, mentre prima i₅ serviva solo a caricare C_q, adesso una parte va in i₁, quindi questa carica diventa meno efficace perché la V_{ds} di Q1 cresce e aumenta i₁. Quando i₅ = i₁ non c'è più nessuna corrente che carica C_q negativo. **Attenzione: sul quel nodo c'era memorizzato lo zero (ciò che io voglio leggere) ma Man mano che scorre la corrente sto aumentando la tensione sul nodo distruggendo il valore che devo leggere. Se questa tensione sul nodo cresce troppo, si innesca il secondo invertitore (V_q ingresso del secondo invertitore), perciò devo evitare che tale tensione arrivi alla soglia logica. Devo impedirlo quindi perché se scatta il secondo invertitore mi cambia la tensione sul source di Q5 che a quel punto per via dell'invertitore diventerà alta (opposta alla tensione che si stabilisce sull'altro nodo di uscita), e in questo modo perdo l'informazione (da uno zero avrò un V_{dd})**

- Fluisce una corrente da C_B attraverso Q₅ in C_Q
- La carica di C_Q porta in conduzione Q₁ che assorbe parte di I₅
- Quando I₅ = I₁, V_Q cessa di crescere e deve essere $V_{\bar{Q}} < V_{TL}$ perché la lettura non sia distruttiva
- Si deve assicurare che $(W/L)_5 / (W/L)_1$ garantisca $V_{\bar{Q}} < V_{TL}$

Come limitare questo problema? Se pensiamo al transistor come il suo resistore equivalente riusciamo a generare un partitore di tensione. Essendo la tensione di mio interesse V_q (ovvero la tensione di mezzo del partitore) modificando opportunamente le resistenze ottengo un partitore che mi dia un valore massimo di tensione su quel nodo. Inoltre sappiamo che le resistenze equivalenti dei transistori dipendono dai fattori di forma, quindi la scelta dei fattori di forma di Q₅ e di Q₁ sarà fondamentale per non perdere l'informazione


Ora ci chiediamo, una volta che si innesca tutto questo fenomeno, cosa vediamo da fuori? Vedo che la tensione su una delle due bit line cambia di un po' dal momento che la tensione V_b ai capi del condensatore C_b cala di un po' di una quantità pari alla carica che sto trasferendo verso l'interno! Da fuori perciò mi accorgo che la tensione su una delle due bitline sta calando di poco. A seconda di quale delle bitline cambia so se c'è un uno o uno zero!

NOTA

Im cosa consiste la lettura? Se cambia la bit line negata, so che avevo memorizzato un 1. Caso duale se avessi avuto memorizzato uno zero

Cella di memoria statica CMOS

Operazione di lettura



Analizziamo le forme d'onda delle tensioni sui nodi di interesse

1) WL

2) Q negato aumenta un po' alla volta

3) Q (nodo opposto) risente della crescita di Q negato ma non fa la commutazione perché Q negato non arriva alla soglia

4) bit line che non cambia

5) bit line che cambia e permette la lettura

All'attivarsi della WL la tensione su Q neg cresce (si carica il condensatore parassita). Essendo Q neg ingresso del secondo invertitore, il secondo invertitore si vede in ingresso prima zero, poi qualcosa che cresce, quindi inizia a invertire anche lui (ma poco)

La bit line vera rimane invariata, quella negata cala per via della diminuzione di Vb.

Da fuori, vedendo le due bit line differenti, sto eseguendo la lettura, accorgendomi del Delta V di una delle due bit line.

Successivamente queste due bit line andranno in ingresso ad un amplificatore differenziale che sarà progettato per essere sensibile a queste variazioni, sarà lui che porta all'esterno il fatto che sia zero o Vdd

- ▶ La $V_{\bar{B}}$ diminuisce di una piccola quantità ΔV per la scarica di $C_{\bar{B}}$ dovuta a I_5
- ▶ Supponendo che la scarica avvenga a corrente costante si ha

$$\Delta V = \frac{I_5 \Delta t}{C_{\bar{B}}}$$

- ▶ La variazione ΔV è piccola (0.1-0.2 V) perché $C_{\bar{B}}$ è grande (qualche pF)
- ▶ Il ritardo di lettura si stima come

$$\Delta t = \frac{C_{\bar{B}} \Delta V}{I_5}$$

↓
Effetto reattivo
molto grande
dato le dimensioni
della bit-line

- ▶ Serve una I_5 elevata $\Rightarrow (W/L)_5$ elevato con problemi di occupazione d'area e rischio di lettura distruttiva

- ▶ L'operazione di lettura di uno 0 logico è del tutto analoga a quella descritta
- ▶ La simmetria del circuito suggerisce anche che le prestazioni saranno analoghe nei due casi
- ▶ La componente Δt del ritardo di lettura è relativamente elevata perché le capacità $C_{\bar{B}}$ e C_B sono elevate
- ▶ Oltre a Δt si deve mettere in conto il tempo di salita del segnale sulla WL

Alzare la WL vuol dire caricare il suo condensatore associato = tempi lunghi perché la capacità è grande


↗
fai aumentare la corrente su $V_a \Rightarrow$ rischio di fare un danno

Se voglio un Delta t piccolo dovrò prendere una corrente elevata, che significa grande fattore di forma

Scrittura della cella

Cella di memoria statica CMOS

Operazione di scrittura



NOTA ≠
da lettura

Penso sulla bitline: volti che voglio portare sul nodo di uscita. Comportamento diverso però dal FF RS con pass transistor: mentre prima volevamo portare il nodo alla soglia logica per innescare un nuovo stato stabile, ora con polsare più forte perché i transistori per la lettura sono dimensionati per impedire ciò. Quindi allora, come prima, a cercare di scendere il nodo!

- Si suppone che la cella abbia memorizzato un 1 logico ($V_Q = V_{DD}$ e $V_{\bar{Q}} = 0$)
- Si vuole memorizzare uno 0 quindi si vuole modificare lo stato del flip-flop
- La linea B è posta a 0 e la linea $\bar{B}$ a V_{DD}

Supponiamo sia memorizzato un 1, perciò vogliamo andare a sovrascrivere uno 0, ovvero vogliamo andare a cambiare lo stato del bistabile. Con un 1 memorizzato avrò $V_Q = V_{DD}$ e $V_{\bar{Q}} = 0$.


Cosa devo fare? Per inserire uno zero devo prevaricare le due bit line con ciò che voglio inserire nella cella, di conseguenza precarico la bit line con uno 0 e la bit line negata con un 1. Mentre prima ero preoccupato di non cambiare le tensioni interne fino alla soglia logica per non fare scattare il bistabile, adesso la situazione è opposta perché voglio che il bistabile scatti. Rispetto al caso di prima, quando attivo la WL ora ho entrambi i pass transistor attivi, perciò ha senso considerare sia la parte destra che la parte sinistra. **UNO CARICA, L'ALTRO SCARICA**

- Lo scopo è abbassare $V_Q = V_{DD}$ e alzare $V_{\bar{Q}} = 0$ in modo che almeno una delle due oltrepassi la soglia logica V_{TL} dell'invertitore e sfruttare l'azione rigenerativa
- Quando viene indirizzata le componenti essenziali della cella di memoria statica 6T durante il processo di scrittura dello 0 sono mostrate nella figura seguente

Operazione di scrittura

Prima, precaricavo la bitline a $V_{DD} \Rightarrow$ 1 solo pass transistor ON.

ORA HO 2 BIT LINE DIVERSE $\Rightarrow$ 2 PASS TRANSISTOR ON!



① FA QUELLO CHE FACEVA PRIMA (NON UTILE)

Quando è che ho l'equilibrio? Con $I_4 = I_6$. Devo fare in modo che i fattori di corrente mi diano R_{eq} che generino un V_{OS} di Q_6 oltre la soglia!

② Analogo al caso 1. Ho avanzato che la si va a scaricare per via del pass transistor, e si formerà per $I_4 = I_6$, una V_{OS} oltre la soglia logica!

- Il circuito (a) è lo stesso descritto durante l'operazione di lettura e risulta dimensionato in modo da assicurare che non si abbia mai $V_{\bar{Q}} > V_{TL}$
- Per la scrittura dello 0 si deve fare affidamento alla situazione (b) cioè si deve abbassare la tensione sul nodo Q al di sotto della V_{TL} (spesso V_{Tn} di Q_1)

La parte di sinistra è esattamente identica a quella del caso precedente, per questa ragione è impossibile che possa forzare la scrittura della cella perché i due transistori sono stati progettati in modo tale da non raggiungere la soglia logica!

Quindi nella scrittura è coinvolta la parte destra, ovvero la coppia di transistori Q4 e Q6. Di fatto faccio in modo che la tensione V_Q cominci a calare dal momento che voglio portarci uno zero. Deve quindi calare fino a sotto la soglia logica, perché dal momento che la oltrepasso il lavoro lo finisce poi il bistabile.

Il fenomeno è simile al caso precedente: una volta che Q6 è acceso, il suo drain è ciò che c'è nella cella, perciò per come è orientata la tensione si verifica la scarica del condensatore C_Q fino a che non si raggiunge la soglia logica, che fa poi scattare il bistabile è così abbiamo scritto l'informazione. Come nel caso precedente, anche Q4 all'inizio è potenzialmente acceso con corrente iniziale nulla perché la V_{SD} è nulla (alimentazione e V_Q entrambi a V_{DD}). Man mano che il condensatore si scarica la V_{DS} aumenta. Si arriverà al punto poi dove $I_4 = I_6$ dove si ferma il transistorio, ma si fermerà già sotto la soglia logica.

- ▶ In figura (b) quando Q_6 si accende I_6 comincia la scarica di C_Q e il calo di V_Q porta Q_4 in conduzione facendo aumentare I_4
- ▶ All'equilibrio $I_4 = I_6$ e la commutazione del flip-flop si ha se $(W/L)_4 / (W/L)_6$ è tale da assicurare che $V_Q < V_{TL}$ ☒

FONDAMENTALE IL DIMENSIONAMENTO DEI TRANSISTORI

Funzionamento di una bella di ram statica

se leggo:

- 1) precarico allo stesso valore tutti e 2 perché voglio un segnale differenziale V di uno
 - 2) indirizzo la cella (indirizzo tutte le celle della riga)
ci sarà un solo circuito attivo tra quelli che sono sensibili allo sbilanciamento (in quel modo indirizzo la cella x/y)
 - 3) nella cella di interesse ci sarà un fenomeno di scarica di una delle due capacità delle bit line
 - 4) a seconda della bit line che si scarica avrò un ΔV positivo o negativo, e quindi anche il segnale differenziale sarà positivo o negativo, sarò sensibile a questa variazione
- I transistori devono essere dimensionati in modo tale che la lettura non distrugga l'informazione


Se voglio scrivere:

- 1) metto sulle bit line i valori che voglio scrivere (metto le tensioni giuste)
- 2) indirizzo la cella
- 3) i transistori della metà di destra sono dimensionati in modo tale da effettuare il passaggio per la soglia logica e quindi forzare la commutazione del bistabile


- ▶ Il processo di scrittura è più veloce di quello di lettura perché non richiede di scaricare la grossa capacità della bit line
- ▶ Il ritardo di scrittura è determinato dal tempo che impiega il segnale in fase di rigenerazione a percorrere l'anello di retroazione del latch
- ▶ Si può valutare quindi nel doppio del ritardo di propagazione dell'invertitore
- ▶ A questo valore si deve aggiungere il ritardo legato alla commutazione della word line

Cella di memoria dinamica

Cella di memoria dinamica



La cella di memoria RAM dinamica (DRAM) ad un transistor.



- ▶ La cella consiste in un **transistore di accesso Q** e in un **condensatore di immagazzinamento C_S**
- ▶ Quando è memorizzato uno **0** il condensatore è scarico mentre quando è memorizzato un **1** è carico a V_{DD}
- ▶ **Nella DRAM si usa una sola bit line**

▶ Perché il condensatore di immagazzinamento C_S venga caricato a V_{DD} è necessario che la tensione della WL sia

BIT LINE → $V_{WL} = V_{DD} + V_{TN}$ IL PASS TRANSISTOR PASSA UN 1 DEBOLE

▶ Per le perdite presenti la carica immagazzinata in C_S tende a disperdersi e quindi la tensione della cella **deve essere periodicamente ripristinata**


Prima cosa che si osserva è che c'è **solo un transistore, quindi è più piccola e se ne possono compattare di più nello stesso spazio e avrò effetti reattivi associati più piccoli**, quindi mi aspetto che sarà più veloce ma **ci saranno problemi nella conservazione dell'informazione**. È costituita da un transistore Q e da un condensatore di immagazzinamento C_S . Q è un transistore detto di accesso, perciò si può vedere come il pass transistor di prima mentre il condensatore rappresenta la cella. Il transistore ha un terminale collegato al condensatore, uno collegato alla bit line e uno alla WL. È evidente un'altra differenza importante: abbiamo una sola bit line! Come prima, memorizzo uno 0 a condensatore scarico e un 1 a condensatore carico.

Essendo Q pass transistor potrebbe esserci il problema che viene trasferito un 1 debole, aggiunto al problema a delle perdite del condensatore. Per risolvere il problema si mette sulla bit line qualcosa di superiore a V_{DD} : se inserisco $V_{DD} + V_{soglia}$, riesco comunque a trasferire $V_{DD} + V_{soglia} - V_{soglia} = V_{DD}$. Avendo comunque il problema delle perdite, bisogna riconfermare periodicamente la tensione ai capi del condensatore

Lettura di una cella dinamica

Cella di memoria dinamica

Lettura della cella



Adel S. Sedra, Kenneth C. Smith
Circuiti per la microelettronica
EdSES

- ▶ Quando la tensione sulla WL è alta la cella è indirizzata dal decodificatore di riga
- ▶ Tutti i transistori di accesso della riga sono ON collegando i condensatori di memoria di tutte le celle della riga alle rispettive bit line
- ▶ La capacità C_S della cella è collegata in parallelo con quella della bit line C_B
- ▶ Di solito $C_S \cong 20 \div 30 \text{ fF}$ mentre $C_B \gg C_S$

CB è effetto reattivo della bit line >> effetto reattivo CS capacità della cella

Quando indirizziamo la cella i due condensatori vanno in parallelo. dal momento che la carica si conserva, nel momento in cui indirizziamo la cella, la carica che avevamo prima l'abbiamo complessivamente anche dopo, ma quello che cambia è la tensione ai capi del condensatore della cella perché adesso è in corto con quello della bit line. Nel momento in cui si innesca il parallelo sarà come avere un unico condensatore di capacità la somma dei due, e don tensione ai capi la somma delle tensioni (1). Dalla validità di questa uguaglianza mi ricavo il valore di Delta V. Inoltre, se teniamo conto che $C_b \gg C_s$, otteniamo (2). Comunque il valore di Delta V dipenda da V_{CS} , che dipende da cosa c'è dentro la cella.

Per leggerla dovrò indirizzarla, quindi sicuramente va alta la WL (grazie al decodificatore di riga), quindi i transistori di accesso della riga sono tutti ON. Nel caso dinamico è un effetto importante, dal momento che stiamo mettendo in cortocircuito il condensatore interno con la bit line (sto mettendo in parallelo il condensatore della cella con quello della bit line).

Lettura della cella

- ▶ Per la lettura, la bit line è precaricata a $V_{DD}/2$
- ▶ Se V_{CS} è la tensione iniziale sulla cella, la conservazione della carica permette di scrivere

*$C = Q/V$
 $C \cdot V = Q$*

1) $C_S V_{CS} + C_B \frac{V_{DD}}{2} = (C_B + C_S) \left(\frac{V_{DD}}{2} + \Delta V \right)$

carica in parallelo!

- ▶ La variazione di tensione vale

$$\Delta V = \frac{C_S}{C_B + C_S} \left(V_{CS} - \frac{V_{DD}}{2} \right)$$

- ▶ ... e poiché $C_B \gg C_S$ si trova

2) $\Delta V = \frac{C_S}{C_B} \left(V_{CS} - \frac{V_{DD}}{2} \right)$

- Se la bit line aumenta di $\frac{V_{DD}}{2} + \Delta V = 1$
- Se diminuisce di $\frac{V_{DD}}{2} - \Delta V = 0$

Lettura della cella

- Se la cella memorizza un **1** logico allora $V_{CS} = V_{DD}$ e si ha

ΔV positivo perché la Bit line vede una redistribuzione della tensione a suo favore dal momento che era a tensione più bassa rispetto alla cella!

$$\Delta V(1) \cong \frac{C_S}{C_B} \left(\frac{V_{DD}}{2} \right)$$

- Se la cella memorizza un **0** logico allora $V_{CS} = 0$ e si ha

Stessa quantità ma col meno davanti

$$\Delta V(0) \cong -\frac{C_S}{C_B} \left(\frac{V_{DD}}{2} \right)$$

ΔV negativo perché la Bit line deve cedere un po' di tensione per riempire la cella.

- Queste **variazioni sono molto piccole** perché $C_B \gg C_S$

- Ad esempio

$$C_B = 10C_S, V_{DD} = 1.8V, \implies \Delta V = \pm 90mV$$

- Il processo di lettura è distruttivo perché la tensione finale sul condensatore non è più V_{DD} o 0

A differenza di prima in cui non voglio far scattare il bistabile, ho distrutto l'informazione. Ma non è persa perché è stata letta e quindi posso riscriverla sopra (refresh di lettura)

Il funzionamento allora è il seguente: metto un valore iniziale che conosco sulla bit line e indirizzo la cella. Quel valore cambia di un po'. Se aumenta ho letto un 1, se diminuisce ho letto uno 0.

- Il cambiamento di tensione sulla bit line viene

- rilevato
- amplificato

dal sense amplifier di colonna

- L'effetto del *sense amplifier* è di portare al valore di fondo scala (0 o V_{DD}) il segnale rilevato

- Lo stesso segnale rilevato viene applicato successivamente al condensatore di memoria C_S ricostruendo il valore corretto (**refresh**)

Dal momento che la lettura è distruttiva, in questo modo faccio il Refresh della cella, così non ho perso l'informazione.

- Allo stesso modo si ricostruiscono i livelli elettrici che erano presenti in tutte le celle della riga selezionata

Va sul BUS

- Contemporaneamente l'uscita del *sense amplifier* è portata alla linea dati di uscita attraverso il decodificatore di colonna

Metto la bit line alla tensione che voglio scrivere. Una volta accesa la WL semplicemente il pass transistor porta il valore della bit line all'interno della cella (la bit line va caricata tenendo conto della soglia per evitare il limite del pass transistor).

Nota: Cosa succede se provo a memorizzare un 1 in una cella in cui è già presente un 1? Essendo $V_{CS} = V_{DD}$ e $V_{bit\ line} = V_{DD}$ abbiamo $V_{ds} = 0$, quindi non succede nulla.

Scrittura della cella dinamica

Scrittura della cella

- L'operazione di scrittura si svolge in modo simile a quella di lettura
- Il bit di dati da scrivere è applicato alla linea di ingresso ed è imposto dal decodificatore di colonna sulla bit line selezionata
- Se si tratta di un **1** logico
 - $V_B = V_{DD}$ (cioè la C_B è caricata a V_{DD})
 - quando il transistor di accesso è ON la capacità della cella è caricata a V_{DD} memorizzando l'informazione
- Se si tratta di un **0** logico
 - $V_B = 0$ (cioè la C_B è scaricata a massa)
 - quando il transistor di accesso è ON la capacità della cella viene scaricata memorizzando l'informazione
- Contemporaneamente i livelli di tutte le altre celle nella riga selezionata vengono ricostruiti

- ▶ Le operazioni di scrittura e lettura delle celle dinamiche comportano un automatico *refresh* delle altre celle della riga selezionata **Quando alziamo la WL alziamo una riga intera**
- ▶ Occorre però prevedere un *refresh* periodico dell'intera matrice di memoria, di solito ogni 5 o 10 ms
- ▶ Il *refresh* è fatto in rapida sequenza, una riga alla volta
- ▶ L'operazione impedisce di utilizzare la memoria ma questo non è un limite perché il tempo richiesto per eseguire il *refresh* completo lascia libero il chip per più del 98% del tempo

DURANTE IL REFRESH LA MEMORIA NON È ACCESSIBILE
È NECESSARIO FARLO DOPO OGNI OPERAZIONE DI MEMORIA

Circuiti periferici

Circuiti che ci permettono che funzioni di contorno (come alzare le bit line, la WL ecc..)

- ▶ Con il termine circuiti periferici si indicano alcuni sottosistemi necessari per il corretto funzionamento di un chip di memoria. Essi sono:
 1. il sense amplifier (SA)
 2. i decodificatori di indirizzo (di riga e di colonna)
- ▶ Si tratta di circuiti particolari caratterizzati da peculiarità progettuali importanti
- ▶ Il miglioramento delle loro prestazioni ha un impatto che consente di realizzare chip di memoria
 - ▶ più densi
 - ▶ più veloci
 - ▶ con minore dissipazione di potenza

Sense amplifier

Dispositivo differenziale che lavora sia con RAM statiche (differenziali) che dinamiche (non differenziali, hanno una sola bit line)

- ▶ Dopo la cella è l'elemento più critico in un chip di memoria
- ▶ È essenziale per il corretto funzionamento delle DRAM e il suo utilizzo con le SRAM migliora la velocità e l'area occupata
- ▶ Esistono molte varianti circuitali che realizzano le funzioni svolte da un sense amplifier: si vedranno brevemente due soluzioni basate
 1. sulla presenza di una retroazione positiva *= LATCH!*
 2. sullo schema dell'amplificatore differenziale CMOS con carico attivo
- ▶ Il sense amplifier è un circuito differenziale quindi può essere impiegato direttamente con celle SRAM che utilizzano uno schema in cui si ha la bit line B e la negata $\bar{B}$
- ▶ Nel caso delle celle DRAM è necessario rendere lo schema differenziale (tecnica "dummy cell")


- ▶ Il compito di un buon sense amplifier è quello di amplificare un ingresso differenziale con ampiezza compresa fra 20mV e 500mV (in funzione del tipo di memoria e cella) producendo un segnale di uscita a dinamica piena (0, V_{DD})
- ▶ Nello schema che fa uso della retroazione positiva i terminali di ingresso e di uscita coincidono (!)
- ▶ Una possibile realizzazione è mostrata nella figura successiva e impiega un latch realizzato collegando due invertitori CMOS in cascata

LO USIAMO IN LETTURA!

Retroazione positiva

Bistabile in cui voglio lavorare nel punto instabile

Sense Amplifier




- ▶ Q_5 e Q_6 sono interruttori che collegano il latch alle alimentazioni solo quando serve rilevare il dato
- ▶ Si riduce la potenza dissipata: è importante perché è presente un SA per ogni colonna quindi ci sono migliaia di SA per chip

Abbiamo il solito circuito con una variante, solo che qua gli invertitori non sono collegati direttamente ad alimentazione e massa ma sono connessi a due transistori (Q_5 e Q_6) i quali sono pilotati da una fase in opposizione. Quando ϕ_s è basso Q_5 e Q_6 sono spenti (devono consumare poco quindi stare accesi solo quando serve rilevare il dato, questi sono migliaia e se tutti fossero accesi consumerebbero troppa potenza).

I nodi x e y sono ingressi e le uscite del circuito e coincidono. Sono legati alla bit line e alla bit line negata (sono indicati i condensatori delle bit line). Questo oggetto deve sentire se c'è una differenza ΔV al suo ingresso e se c'è molto velocemente deve amplificarla. Una ΔV che deriva dalla lettura di una cella nella quale c'era un 1 deve darmi V_{DD} , se no 0. Come ottengo questa cosa?

Precarichiamo le due bitline ($V_{DD}/2$ in entrambi i lati): mettiamo allo stesso valore le due uscite (e quindi i due ingressi) dei due invertitori retroazionati, ovvero forzo il bistabile a posizionarsi in B (se fossi in A avrei da un lato 0 e dall'altro V_{DD} , se fossi in C l'opposto)

A questo punto leggendo la cella si genera un leggero sbilanciamento, non ho più quindi i due ingressi uguali ma leggermente sbilanciati, perciò scappo da B e arrivo allo stato stabile, quindi sono sensibile al ΔV e ricostruisco amplificandolo lo stato logico corretto. Quindi mi metto in B e aspetto il segnale che mi fa variare gli ingressi. A quel punto dopo la commutazione rileggo le bitline con i valori desiderati.




- ▶ x e y sono gli ingressi e le uscite del circuito e sono collegate a B e $\bar{B}$
- ▶ Si vuole rilevare il piccolo segnale ΔV che si manifesta fra B e $\bar{B}$ amplificandolo per fornire 0 e V_{DD} ancora ai nodi delle due bit line

NOTA: Se la preconice deve essere fatta a $V_{DD}/2$, vuol dire che il sense Amplifier con latch posso usarlo nella lettura da una cella di RAM dinamica. Quindi dobbiamo finire lo studio perché la RAM dinamica non è differenziale (Serve la Dummy Cell).

Precarica della bit line

Sense Amplifier

Circuiteria di precarica ed equalizzazione




- ▶ Prima della lettura $\phi_P = V_{DD}$ e tutti i transistori sono ON
- ▶ Q_8 e Q_9 precaricano entrambe le bit line a $V_{DD}/2$
- ▶ Q_7 aiuta a velocizzare il processo uguagliando la tensione iniziale su queste due linee
- ▶ L'equalizzazione è una operazione critica per il SA perché anche piccole ΔV possono provocare errori di interpretazione del segnale di ingresso

Cosa succede se phi p è basso? Ho i 3 transistori spenti, non succede nulla. Quando voglio precaricare porto alto il segnale phi p: non appena diventa alto porto Vdd/2 la tensione dell bit line, e Q7 garantisce che non ci siano differenze di tensione tra le due bit line. Infatti se su Q7 non scorre corrente ed è potenzialmente ON, l'unico modo è che abbia Vds = 0 quindi uguale tensione ai capi di Q8 e Q9. La tensione delle bit line deve essere perfettamente uguale perché se così non fosse il Delta V verrebbe letto come un segnale!


Varianti della circuiteria di precarica

Circuiteria di precarica ed equalizzazione



Due disposizioni alternative per precaricare la bit line. (a) Le linee B e $\bar{B}$ sono precaricate a V_{DD} ; (b) le linee B e $\bar{B}$ sono caricate a $(V_{DD} - V_t)$.

Il primo è formato da transistori di tipo P quindi si precarica con fase opposta. In questo caso le linee sono precaricate a Vdd. Il secondo caso c'è un valore di precarica diverso, perché il gate è in CC col il drain (connesso a diodo), quindi opera in regione di saturazione, e quindi può avere corrente nulla solo quando $V_{gs} = V_{tn}$, quindi il source deve stare a $V_{dd} - V_{tn}$ (bisogna avere il potenziale di source molto alto per fare in modo che la V_{gs} sia solo una soglia).



Un sense amplifier differenziale connesso alle bit line di una particolare colonna. Questa configurazione può essere utilizzata direttamente per le SRAM (che utilizzano entrambe le linee B e $\bar{B}$). Le DRAM possono essere convertite in circuiti differenziali mediante l'uso della configurazione a "dummy cell"

Lettura della cella:

- 1) precarico le bit line, alzo allora ϕ_p (nel circuito grigio), precarica per il tempo che serve le due bit line allo stesso potenziale ($V_{DD}/2$)
- 2) dopo averlo precaricato le bit line, devo attivare il sense amplifier, che normalmente è separato dalla alimentazione. Una volta attivo, si porta al punto di equilibrio instabile (ingressi uguali)
- 3) a questo punto alzo la word line, si attivano tutte le celle della riga. Quello che conta è che la cella che è stata indirizzata comincia a sbilanciare le due bit line a seconda che ci sia un 1 o uno 0 dentro.

Supponendo che ci sia memorizzato un 1, la bit line negata comincia a calare, e questo ΔV negativo lo sente il sense amplifier che è nello stato instabile, perciò scappa dallo stato B instabile andando verso quello stabile C. Quindi, alzando la word line mi trovo poco dopo sulle bit line V_{DD} e 0, che vengono poste dal sense amplifier.

A quel punto la bit line trasferirà i dati a dei circuiti che si occuperanno di trasferire l'informazione al BUS


Sense Amplifier

Operazioni di lettura

Fasi che attraverso per accedere alla cella

- Fase 1** ▶ Attivazione della precarica ed equalizzazione portando ϕ_P alto
- Fase di precarica, per fare in modo che si abbiano le stesse tensioni sulle bit line (circuiti simmetrici)
- ▶ Le linee B e $\bar{B}$ si portano alla stessa tensione $V_{DD}/2$
- ▶ Quando ϕ_P va basso per un breve periodo di tempo B e $\bar{B}$ restano flottanti (isolate)
- Intervallo di tempo molto piccolo, non c'è perdita di carica consistente da parte delle capacità parassite della bit line
- Fase 2** ▶ Con $V_{WL} = V_{DD}$ si collega la cella alle bit line
- ▶ Si crea una ΔV con $V_B > V_{\bar{B}}$ se si ha un 1 oppure $V_B < V_{\bar{B}}$ se si ha uno 0
- ▶ Il segnale in uscita è piccolo per ridurre l'area della cella e facilitare il funzionamento veloce
- Fase 3** ▶ Generata ΔV si attiva il SA collegandolo a V_{DD} e 0 con Q_5 e Q_6 attivati dal portare ϕ_5 alto
- ▶ Inizialmente gli ingressi dei NOT sono a $V_{DD}/2$, in un punto di equilibrio instabile
- ▶ In funzione del segnale in ingresso il latch commuta in uno dei due stati stabili per l'azione rigenerativa della retroazione positiva

Fase 2 e 3: si indirizza la cella-> si comincia a generare un Delta V che deve essere rilevato dal sense amplifier -> porto su phi 5, che semplicemente collega il latch tra Vdd e massa. Il sense amplifier si trova inizialmente due tensioni in ingresso identiche, ma una sta cambiando, ed essendo in un punto di equilibrio instabile e scatto verso la configurazione corretta (grazie alla retroazione positiva)



Forme d'onda prima e dopo l'attivazione del sense amplifier. In un'operazione di lettura di un 1, il sense amplifier fa sì che il piccolo incremento iniziale $\Delta V(1)$ cresca esponenzialmente verso V_{DD} . In un'operazione di lettura di uno 0, $\Delta V(0)$, negativo, evolve verso 0. Forme d'onda complementari si sviluppano sulla linea $\bar{B}$.


- ▶ L'espressione precisa del segnale in uscita al SA è complessa perché richiede di usare modelli ai grandi segnali (non lineari) dell'invertitore e considerare la retroazione positiva
- ▶ Il funzionamento differenziale del SA rigetta le interferenze di segnali comuni ad entrambe le linee (per esempio dovuti ad accoppiamenti capacitivi con le WL)
- ▶ Perché la reiezione di modo comune sia efficace bisogna che i due lati dell'amplificatore siano perfettamente uguali, anche mettendo in conto gli effetti dei circuiti che li alimentano
- ▶ Come utilizzare un SA con una memoria DRAM?

Il sense amplifier deve vedere un ingresso differenziale, ma la RAM dinamica ha una sola bit line. Come risolvere questo problema?

Dobbiamo usare una cella ausiliaria, che esiste ma che non memorizza nulla

Sense Amplifier

Lo schema di utilizzo con una DRAM



Una configurazione per ottenere il funzionamento differenziale da celle DRAM a singola uscita. Notare le dummy cell poste alle estremità destra e sinistra.

Il sense amplifier si aspetta qualcosa di differenziale, quindi quello che c'è a destra deve essere uguale a quello che c'è a sinistra. Se ci sono cose diverse c'è sbilanciamento della simmetria (che non vogliamo). Alle estremità delle celle vere di memoria io vado ad inserire due celle dummy, quelle "finte": non sono celle di memoria anche se sono fatte esattamente come una cella vera.

Per leggere il contenuto di una cella, devo intanto precaricare la bit line (circuiti di precarica), poi indirizzo la cella, e mi accorgo che la tensione sulla bit line inizia a calare.

Ho una sola bitline però! Quindi cosa faccio? Attivo la cella dummy che è dalla parte opposta rispetto alla cella in cui mi trovo, che è stata precaricata ad un valore fissato (ci sono due circuiti di equalizzazione e precarica perché uno precarica le celle dummy, l'altro le bit line, tutto alla stessa tensione). Quando voglio leggere indirizzo la WL della cella vera che voglio leggere, e contemporaneamente attivo la dummy cell dall'altra parte. Quindi per leggere il contenuto di una cella porto alta la WL e contemporaneamente ϕ_D

Portando alto ϕ_D c'è solo una cella dummy funzionante, l'altra rimane interdetta. Così facendo allora la dummy viene messa in collegamento con la bit line precaricata. Ora ho precaricata la bit line e la cella finta allo stesso valore, quindi quando indirizzo quel transistor lui è attivo ma $V_{DS} = 0$ perciò non cambia nulla (rimane la tensione di precarica), mentre dall'altra parte c'è la variazione di tensione dipendente dal valore che è stato memorizzato. La dummy cell allora serve per fare in modo che l'amplificatore differenziale veda ai suoi ingressi la stessa configurazione (garantisce la situazione iniziale di simmetria per l'ingresso differenziale, ma poi lo sbilanciamento è dato solo dalla lettura della cella)

- ▶ Ogni bit line è suddivisa in due metà identiche
- ▶ Ogni semilinea è collegata a metà delle celle della colonna e ad un cella addizionale (dummy cell)
- ▶ La dummy cell ha un condensatore di memorizzazione di capacità $C_D = C_S$
- ▶ Quando la WL del lato sinistro viene selezionata per la lettura, si seleziona anche la dummy cell a destra pilotata da ϕ_D e viceversa (pilotata da ϕ_D)

In base al dove considero la cella, si deve attivare solo una dummy cell


- ▶ Le due metà della linea sono precaricate a $V_{DD}/2$ e le loro tensioni equalizzate
- ▶ I condensatori delle due celle dummy sono caricati alla tensione $V_{DD}/2$
- ▶ Si seleziona una WL e la cella dummy sul lato opposto viene abilitata
- ▶ Nella metà della linea collegata alla cella selezionata si sviluppa una variazione di tensione nell'intorno di $V_{DD}/2$ pari a ΔV_1 o ΔV_0
- ▶ La tensione dall'altra parte viene mantenuta uguale a quella ai capi di C_D ($V_{DD}/2$)
- ▶ Il risultato è un segnale differenziale di ampiezza ΔV_1 o ΔV_0 che il SA rileva ed amplifica quando abilitato
- ▶ Alla fine del processo di rigenerazione l'amplificatore fissa la tensione di una metà della linea a V_{DD} e l'altra a 0

Refresh

NOTA SUL TRANSISTORE MOS (PER ANDARE A STUDIARE AMPLIFICATORE DIFFERENZIALE BIPOLARE VERSIONE CMOS)

Prendiamo un transistor MOS e supponiamo che sia saturo

$$I_{D1} = \frac{\beta_{M1}}{2} (V_{GS} - V_{TH})^2 \quad \text{SAT}$$



Come faccio ad essere certo che il transistor sia saturo?
lo chiudo a diodo, prendo il gate e lo chiudo a corto con il drain (va bene)

Garantiamo saturazione

Supponiamo che I_{D1} sia fornita da fuori, e sia fissata. Se è fissata, l'unica cosa che può variare è la sua V_{GS} . Questa si porterà a un valore tale da soddisfare la mia richiesta di corrente


$$V_{GS} = \sqrt{\frac{2I_{D1}}{\beta_{M1}}} + V_{TH}$$

la radice è positiva, così non fosse anche $V_{GS} < V_{TH}$

↓

In questo modo sto controllando la V_{GS}

Ora attacco un altro transistor, con gli stessi fattori di forma



Allora: Se $M2$ SAT

$$I_{D2} = \frac{\beta_{M2}}{2} \left(\frac{W}{L}\right)_2 (V_{GS} - V_{TH})^2$$


Se prendo $M2$ e ci metto un $\left(\frac{W}{L}\right)_2 = 10 \left(\frac{W}{L}\right)_1 \Rightarrow I_{D2} = 10 I_{D1} \rightarrow$

SPECCHIO O AMPLIFICATORE DI CORRENTE IN BASE AI FATTORI DI FORMA.

Quindi in base al fattore di forma in questo caso ho generato uno specchio di corrente o un amplificatore. Ne esiste anche una versione duale con i pMOS (questa era con gli nMOS)

Vediamo come è fatto l'amplificatore con questa logica

Copie di transistori n, collegando il source. li polarizziamo con un generatore di corrente DC



Supponiamo che $m1$ e $m2$ siano uguali (stessi fattori di forma ecc.), e supponiamo che le tensioni sui gate siano identiche. In queste condizioni la corrente che scorre su $m1$ è uguale a quella di $m2$. In più c'è il vincolo che la somma delle due correnti debba essere uguale a I_{SS} (generatore di corrente dc)


↓

$$I_{D1} = I_{D2} \quad \text{e} \quad I_{D1} + I_{D2} = I_{SS} \Rightarrow I_{D1} = I_{D2} = \frac{I_{SS}}{2}$$

$$\Rightarrow V_1 = V_2$$

Per avere la certezza che le correnti siano uguali (nonostante il ragionamento torni), perciò sopra pongo un carico che è uno specchio di corrente


↓



M3 e m4 sono lì per garantire che nel caso $v_1 = v_2$, le due correnti siano identiche, perciò in uscita ho corrente nulla (per LKC)


Cosa succede se gli ingressi non sono più esattamente identici?
Se i transistori m1 e m2 non sono identici, la coppia si sbilancia. Se $m_1 > m_2$, m1 porta più corrente di m2 (e più conduttivo). Però ho messo un generatore ideale a polarizzare la somma delle due correnti, perciò la somma deve essere costante. Allora corrente di m1 cresce ed m2 cala.

A questo punto però fare il kirchoff delle correnti sul nodo di uscita darà un valore di corrente non nullo!
Se immaginiamo la presenza del solito condensatore parassita (che c'è veramente) allora avremo:



L'eccesso di corrente dato dal fatto che M_1 è più conduttivo lo ritroviamo in uscita.

$$I_o = \Delta I + \frac{I_{ss}}{2} - (\frac{I_{ss}}{2} - \Delta I) = 2\Delta I$$




PMOS → Faccio sì che il drain sia uguale al gate → valori bassi → Transistore Saturo = NESSUNA DIPENDENZA DA VSD

NOTA: Deve esserci SATURAZIONE!

Se i fattori di formula dei 2 PMOS sono uguali, ho specchiezza la corrente


Le caratteristiche di questo circuito è la seguente



lo sbilanciamento di carica è totale, o scarse tutta in una metà, o nell'altra

Sense Amplifier

Uno schema alternativo



L'amplificatore differenziale MOS con carico attivo usato come sense amplifier.

Adel S. Sedra, Kenneth C. Smith
Circuiti per la microelettronica
Edises Edises

Qui non c'è un generatore ideale ma un transistor, che è polarizzato in modo tale che si comporti come un generatore ideale (in saturazione)

Caso in cui gli ingressi sono identici = inizialmente ho corrente nulla in uscita. Sui gate del circuito collego le bit line

- ▶ Si tratta di un amplificatore differenziale CMOS con carico a specchio i cui ingressi sono B e $\bar{B}$
- ▶ Il circuito amplifica solamente piccoli segnali differenziali fra B e $\bar{B}$ ed elimina il rumore o le interferenze comuni alle due linee
- ▶ In condizioni di equilibrio, quando

$$V_B = V_{\bar{B}} = V_{DD} - V_{Tn}$$

- la corrente di polarizzazione I si ripartisce in parti uguali fra Q_1 e Q_2 per cui $I_{D1} = I_{D2} = I/2$
- ▶ Poiché $I_{D1} = I_{D3}$, l'azione dello specchio assicura che $I_{D3} = I_{D4}$
- ▶ Al nodo di uscita la corrente sul condensatore di carico vale $I_O = 0$
- ▶ In condizioni ideali di perfetta uguaglianza (matching) dei due lati del differenziale si ha


$$V_O = V_{D1}$$

- ▶ La capacità equivalente C si carica fino a V_{DD} nel tempo Δt

$$\Delta t = \frac{CV_{DD}}{I}$$

- ▶ Si dissipa una potenza statica $P = V_{DD}I$ tanto maggiore quanto Δt è piccolo (Non appena finisce il transitorio di carica, si inizia a dissipare potenza statica)

Sbilanciamento: tutta la corrente si è spostata a sinistra, il transistor di destra ha corrente e nulla (è spento). Allora tutta la corrente è concentrata sul ramo di sinistra, e passa perciò da Q_1 , che la porta a Q_3 , che a sua volta la specchia sul transistor Q_4 . Lo svecchiamento di corrente fa sì che in uscita abbia I , ovvero tutta la corrente. Tale corrente mi carica il condensatore C , perciò la tensione di uscita andrà a V_{cc} . Tutto il fenomeno continua finché Q_4 va in forte zona lineare e V_{ds} diventa nulla perché l'uscita va a V_{dd}



- ▶ $V_B > V_{\bar{B}}$
- ▶ $V_B < V_{\bar{B}}$

Adel S. Sedra, Kenneth C. Smith
Circuiti per la microelettronica
Edises Edises

Decodificatori

Decodificatore di indirizzo di riga

- ▶ Serve per selezionare una delle 2^M word line in risposta ad un preciso indirizzo di M bit in ingresso

$$A_0 A_1 A_2 \implies W_0 W_1 W_2 W_3 W_4 W_5 W_6 W_7$$

3 bit $\rightarrow 2^3 = 8$ CONFIGURAZIONI


- ▶ Per convenzione W_0 è alta quando $A_0 = 0 \ A_1 = 0 \ A_2 = 0$
- ▶ Allora si ha

$$W_0 = \overline{A_0} \overline{A_1} \overline{A_2} = \overline{A_0 + A_1 + A_2}$$

- ▶ La selezione avviene considerando una porta logica NOR a 3 ingressi la cui uscita è collegata a W_0
- ▶ In modo analogo

$$W_3 = A_0 A_1 \overline{A_2} = \overline{\overline{A_0} + \overline{A_1} + A_2}$$

- ▶ Il decodificatore può essere realizzato con 8 porte NOR a 3 ingressi ognuna attiva quando all'ingresso vi è una opportuna combinazione di bit di indirizzo



Un decodificatore di indirizzo a porte NOR in forma di matrice. Una delle otto linee (linee di riga) viene selezionata utilizzando un indirizzo a 3 bit.


Adel E. Sedra, Kenneth C. Smith
Circuiti per la microelettronica
SAMS

- ▶ Si tratta di un circuito dinamico
- ▶ Ad ogni linea di riga c'è un pMOS che si attiva prima del processo di decodifica attraverso ϕ_P
- ▶ Quando $\phi_P = 0$ (precarica) tutte le WL sono portate a V_{DD}
- ▶ I bit di indirizzo non sono stati ancora applicati e tutti gli ingressi sono bassi
- ▶ **Non servono i transistori di valutazione** presenti nei circuiti dinamici esaminati in precedenza


- ▶ La codifica ha inizio quando si applicano i bit di indirizzo ed i loro complementi
- ▶ Tutte le WL non selezionate vengono scaricate
- ▶ Per ogni ingresso solo una WL rimane alta a $V_{WL} = V_{DD}$
- ▶ Le uscite stabili del decodificatore sono collegate alle WL della matrice con TG controllati da un segnale di clock
- ▶ Per l'uso della precarica non si ha dissipazione di potenza statica

Decodificatore di colonna

- Collega una delle 2^N bit line alla linea dati I/O del chip
- Svolge la funzione di un multiplexer
- Può essere realizzato usando una logica a pass transistor (PT) in cui ogni bit line è collegata alla linea di I/O attraverso un transistor
- I gate sono collegati da 2^N linee una delle quali è selezionata dal decodificatore NOR simile al precedente di riga
- Si migliora usando dei TG ma in questo modo il decodificatore deve fornire anche i segnali negati



- Una realizzazione alternativa è rappresentata dal decodificatore ad albero (*tree decoder*) che utilizza una struttura a pass transistor
- Sono utilizzati meno transistori ma è più lenta
- Lungo il percorso di segnale ci può essere un numero elevato di transistori $\Rightarrow$ la resistenza della bit line aumenta e diminuisce la velocità



Un decodificatore di colonna ad albero. Il percorso colorato mostra i transistori in conduzione quando $A_0 = 1, A_1 = 0$ e $A_2 = 1$, che rappresenta l'indirizzo che collega B_5 con la linea dati.


Memorie non volatili

Memorie ROM

Memorie che si possono solo leggere o scrivere una volta sola

- ▶ La memoria ROM contiene una configurazione di dati fissa
- ▶ Viene utilizzata spesso nei sistemi a microprocessore per immagazzinare le istruzioni del sistema operativo
- ▶ È una memoria non volatile che mantiene il suo contenuto anche in assenza di alimentazione
- ▶ Si tratta di un circuito combinatorio che ha come ingresso i bit di indirizzo e come uscita i dati binari presenti nella locazione indirizzata
- ▶ Esistono numerosi tipi di memorie non volatili
 - ▶ ROM fisse
 - ▶ ROM programmabili (PROM)
 - ▶ ROM programmabili e cancellabili (EPROM)


Possibili strutture per la cella



- ▶ La soluzione (a) occupa poco spazio ma la BL non è isolata dalla WL (il circuito di decodifica deve fornire la corrente per caricare la BL)
- ▶ La soluzione MOS risolve il problema occupando più area
- ▶ La soluzione (c) prevede che la BL sia collegata a V_{DD}

ROM: è a 1 se abbiamo qualcosa nella cella o se abbiamo direttamente la bit line alta, è a zero se non abbiamo nulla o se un transistor scarica la tensione a massa

32 bit: 8 parole di 4 bit




Una semplice ROM MOS organizzata in 8 parole $\times$ 4 bit.

- ▶ I dati sono definiti al momento della fabbricazione
- ▶ Si tratta di una matrice di transistori nMOS con i gate collegati alla WL, i source a massa e i drain collegati alla bit line
- ▶ Ogni bit line è collegata alla alimentazione con un pMOS come avviene per la logiche pseudo-nMOS
- ▶ Una cella contiene un MOS se deve memorizzare uno 0
- ▶ Una cella che deve memorizzare un 1 non ha il transistorore
- ▶ Il decoder di riga seleziona una delle 8 parole alzando la WL corrispondente
- ▶ I transistori MOS saranno ON facendo diminuire la V_{BL} da V_{DD} a 0
- ▶ Le celle senza transistorore restano a V_{DD}

Immaginami che ad ogni incrocio della memoria ROM ci sia un transistorore. Questo sarà un transistorore MOS con due gate. Perché abbiamo questo transistorore (a gate flottante)?

Transistore a gate flottante



(a) Sezione trasversale e (b) simbolo circuitale del transistorore a gate flottante utilizzato come cella di EPROM.



Come otteniamo una ROM programmabile

Memoria ROM programmabile

- ▶ Le **PROM** vengono programmate dall'utente una sola volta
- ▶ Si usano dei fusibili realizzati in Si policristallino per collegare gli emettitori dei bipolari con le bit line
- ▶ In funzione del contenuto da memorizzare il fusibile è lasciato oppure è fuso con una corrente ad alta intensità
- ▶ Il processo è irreversibile
- ▶ Modificando la struttura con cui è realizzato il transistorore della cella di memoria è possibile effettuare l'operazione di scrittura in modo elettrico
- ▶ La soluzione consente di modificare il valore della tensione di soglia
- ▶ La variazione della soglia viene mantenuta anche in assenza della tensione di alimentazione per un periodo di tempo "indefinito"

Supponiamo che inizialmente non ci sia carica. Caratteristica corrente tensione sarà nulla. L'idea è quella di fare in modo che la soglia del transistorore possa essere programmata. Se posso cambiarla, posso memorizzare un 1 o uno 0

Memoria ROM programmabile



L'idea quindi è modificare la soglia del transistor per imporre a nostro volere quando avere corrente o meno (e di conseguenza un 1 o uno 0)

Per modificare la soglia si sfrutta la presenza del gate intermedio: si applica al drain e al source una tensione molto alta. Avendo V_{DS} molto alta, gli elettroni nel canale sentono un campo E molto forte, e viaggeranno perciò con una certa velocità (energia cinetica molto elevata). Si definiscono elettroni caldi. A questo punto applichiamo una V_{GS} ancora più grande, e succede che questi elettroni viaggeranno con grande velocità verso il drain e sentono il campo generato dalla V_{GS} elevata, tanto che riescono a passare l'ossido e vanno a depositarsi sul gate intermedio. Man mano che il gate intermedio si satura di questi elettroni, andiamo a terminare la programmazione. Cos'è cambiato? Che adesso una volta che applichiamo la V_{GS} dobbiamo tenere conto degli elettroni intermedi (servirà quindi una tensione maggiore di gate per indurre la creazione del canale nel bulk) -> abbiamo alzato il valore della soglia, e rimane programmata così nel tempo

Memoria ROM programmabile

- Il metodo usato per cancellare la memoria è il fattore che differenzia i vari tipi di memoria non volatili riprogrammabili
- Il tempo richiesto alla programmazione è almeno un ordine di grandezza superiore al tempo di accesso durante la fase di lettura
- In funzione del contenuto da memorizzare il fusibile è lasciato oppure è fuso con una corrente ad alta intensità
- Le **EPROM** sono cancellate illuminando (all'esterno del sistema) le celle con radiazione UV attraverso una apposita finestra in quarzo realizzata nel package
- La riprogrammazione richiede $5-10\mu s$ /parola ed esiste un numero massimo di cicli di cancellazione/scrittura
- La cella è semplice e consente una elevata densità di integrazione
- Le **EEPROM** sono cancellabili elettricamente senza l'impiego della luce UV (una variante su cui si agisce a blocchi è rappresentata dalla flash)